混合键合技术将最早用于HBM4E

电子发烧友网综合报道，据韩媒报道，SK海力士副总裁李圭（音译）近日在学术会议上表示，SK海力士正在推行混合键合在 HBM 上的应用。目前正处于研发阶段，预计最早将应用于HBM4E。
 
据介绍，目前客户对HBM的要求为增加带宽、提高功率效率、提高集成度。混合键合就是可以满足此类需求的技术。
 
混合键合技术预计不仅可应用于HBM，还可应用于3D DRAM和NAND Flash。SK海力士副总裁姜志浩（音译）表示，“目前的做法是分别创建DRAM单元区域和外围区域，然后使用混合键合将它们结合在一起，采用3D结构，将有可能克服当前2D形式DRAM的电路小型化限制。NAND也可以通过类似的结构来增加层数。”
 
今年SK海力士将成功实现 HBM4 12 层量产，并根据客户需求及时供应 HBM4E，从而进一步巩固 HBM 领域的领先地位。
 
SK海力士此前表示，1c工艺技术兼备着最高性能和成本竞争力，公司将其应用于新一代 HBM、LPDDR6、GDDR7等最先进 DRAM 主力产品群，由此为客户提供差别化的价值。据悉，SK 海力士的 HBM4E内存有望采用1c nm制程的32Gb DRAM裸片。
 
据外媒报道，SK海力士的1c nmDRAM内存工艺近期良率约为80%，较去年下半年的六成有明显提升。一般而言DRAM内存工艺在良率达到80%~90%时就可进入正式量产，SK 海力士的1c nm制程即将达到大规模生产所需的水平。
 
混合键合通过两个芯片覆盖介电材料如二氧化硅，介电材料嵌入与芯片相连的铜接点，接着将两芯片接点面对合，再透过热处理让两芯片铜接点受热膨胀对接。与已广泛使用的微凸块堆叠技术相比，混合键合由于不配置凸块，可容纳较多堆叠层数，也能容纳较厚的晶粒厚度，以改善翘曲问题。此外，使用混合键合的芯片传输速度较快，散热效果也较好。
 
分析机构 TrendForce 集邦咨询表示，三大 HBM 内存巨头在对堆叠高度限制、I/O 密度、散热等要求的考量下，已确定于 HBM5 20hi（20 层堆叠）世代全面应用混合键合技术。
 
在混合键合技术应用于闪存方面，长江存储凭借 “晶栈（Xtacking）” 混合键合技术，在全球 NAND 闪存市场的竞争力不断提升。长江存储目前已经开始供应其第五代 3D TLC NAND 闪存产品，该产品有 294 层结构，其中包含 232 个有源层，是目前已经商用的 3D NAND 产品当中堆叠层数最高、存储密度最高的，采用了 “晶栈（Xtacking）” 混合键合技术。
 
今年2月韩媒报道称，三星电子近日与中国存储芯片厂商长江存储签署了专利许可协议，将从后者获得3D NAND“混合键合”专利，该专利是一种将晶圆和晶圆直接键合的尖端封装技术。
 
三星此次获取长江存储专利授权，将主要用于下一代（V10）闪存芯片开发上，将开始采用NAND阵列和外围CMOS逻辑电路分别在两块独立的硅片上制造，因此需要长江存储的专利技术混合键合以实现直接将两片晶圆贴合，省去了传统的凸点连接，形成间距为10μm及以下的互连。这代芯片计划于今年下半年量产，堆叠层数将达到420层-430层。由于工艺流程问题，三星难以规避中国企业的专利，获取授权是必然。此外，SK海力士也正在开发适用于400层以上NAND产品的混合键合技术，未来他们也可能需要与长江存储签订专利授权协议。