为满足对 “纳秒级实时响应” 与 “复杂数据深度运算” 的双重需求，“FPGA+GPU”异构混合部署....
FPGA 芯片中DSP（数字信号处理）硬核是高性能计算的核心资源，但使用不当会引入隐蔽性极强的“坑”....
FIRST IN FIRST OUT （先入先出）。顾名思义，FIFO是一个数据具有先进先出的存储器....
Serial RapidIO(SRIO) 特指 RapidIO 标准的串行物理层实现。
在数字IC/FPGA设计的过程中，对PPA的优化是无处不在的，也是芯片设计工程师的使命所在。此节主要....
FPGA定点数计算在高效资源利用、运算速度优势、硬件可预测性和成本效益等方面发挥着重要作用。它能节省....
microblaze和jtag-to-axi（jtag2axi）虽然也提供了访问axi总线的能力，但....
本篇博客具体包括SPI协议的基本原理、模式选择以及时序逻辑要求，采用FPGA（EPCE4），通过SP....
添加Zynq Processing System IP核，配置DDR控制器和时钟。7000系列的Zy....
本章的实验任务是在 PL 端自定义一个 AXI4 接口的 IP 核，通过 AXI_HP 接口对 PS....
IBERT(Integrated Bit Error Ratio Tester),集成误码率测试仪。....
调频连续波(frequency modulated continuous wave, FMCW)，常....
Xilinx FPGA因其高性能和低延迟，常用于串行通信接口设计。本文深入分析了Aurora、PCI....
本例程详细介绍了如何在FPGA上实现Serial RapidIO（SRIO）通信协议，并通过Veri....
本文介绍了一个基于FPGA的内存到串行数据传输模块，该模块设计用来高效地处理存储器中的数据并传输至串....
如果对处于全速(at-speed)运行下的FPGA调试，工程师在现有通用“能力技术”基础上，再增加“....
本篇将详细介绍如何利用Verilog HDL在FPGA上实现SRAM的读写测试。SRAM是一种非易失....
本质上就是对数据进行多级寄存器缓存，延迟时间以clk的一个周期为单位，消耗的就是寄存器。比较适合延迟....
这列出了定义板上可用的不同JTAG链。每个链都列在下面<jtag_chain>以及链的名称，以及定义名称和链中组件的位置。
在 FPGA 中测试 DDR 带宽时，带宽无法跑满是常见问题。下面我将从架构、时序、访问模式、工具限....
CLAHE图像增强算法又称为对比度有限的自适应直方图均衡算法，其算法原理是通过有限的调整图像局部对比....
Aurora 是 Xilinx(赛灵思)推出的一种高速串行接口协议，主要用于 FPGA 之间或 FP....
AHB（Advanced High-performance Bus）高速总线，接高速master设备....
JTAG作为一项国际标准测试协议（IEEE1149.1兼容），主要用于芯片内部测试和调试。目前的主流....
I2C是由Philips开发的简单的双向两线总线，在深入浅出理解SPI协议中，我们区分了单工，半双工....
离散信号的频谱是周期的，连续信号的频谱是非周期的。
SPI,全称（Serial Peripheral interface）是由摩托罗拉公司首先定义的协议....
串行RapidIO，高速串行通信协议，旨在链接DSP、FPGA、网络处理器等芯片，具有低延迟、高带宽....
你也许会有疑问，明明有这么多通信方式和数据传输（SPI、I2C、UART、以太网）为什么偏偏使用US....
SCE-MI（Standard Co-Emulation API: Modeling Interfa....
