0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

使用AXI4接口IP核进行DDR读写测试

FPGA设计论坛 来源:FPGA设计论坛 2025-11-24 09:19 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

一、实验任务

本章的实验任务是在 PL端自定义一个AXI4接口的IP核,通过AXI_HP接口对PS端DDR3进行读写测试,读写的内存大小是 4K字节。

二、实验整体框架

f4c70290-c6ac-11f0-8c8f-92fbcf53809c.png

三、实验步骤

一、在原来的hello_word工程另存并修改zynq ip。添加axi hp接口,恢复以前的ip状态

f5219cc8-c6ac-11f0-8c8f-92fbcf53809c.png

二、自定义axi4 full ip核将ip改为主机接口。如图

f58453fe-c6ac-11f0-8c8f-92fbcf53809c.png

三、添加自定义ip并修改参数

f5de864e-c6ac-11f0-8c8f-92fbcf53809c.png

四、点击自动连接

f637ebf8-c6ac-11f0-8c8f-92fbcf53809c.png

五、添加pl端信号,m_axi_init_txn这个信号是初始化信号,检测到上升沿的时候才有效,检测到高电平后会立马对地址指向的数据内存初始化,然后我们对齐重命名。m_axi_txn_done这个是对写入和读出的数据对比完成信号。m_axi_erro这个是写入和读数据对比有误信号。这几个信号都改名和引出。如下几个图:

f6929ba2-c6ac-11f0-8c8f-92fbcf53809c.png

f6eb143a-c6ac-11f0-8c8f-92fbcf53809c.png

五、m_axi_init_txn连接按键,m_axi_txn_done和m_axi_erro连接led用作观察。由于我的板子只有一个pl端的led因此我就将m_axi_erro信号随便连接一个GPIO外设由于我们的按键一开始为高电平,而DDR初始化信号检测到上升沿才初始化。因此我们这里加一个取反模块。修改属性并手动连接。并验证整个设计

f744f7d4-c6ac-11f0-8c8f-92fbcf53809c.png

f7a11b9a-c6ac-11f0-8c8f-92fbcf53809c.png

f7fb5272-c6ac-11f0-8c8f-92fbcf53809c.png

f85a2270-c6ac-11f0-8c8f-92fbcf53809c.png

6、为AXI读写添加debug信号,并自动连接

f8b32618-c6ac-11f0-8c8f-92fbcf53809c.png

f90c4c20-c6ac-11f0-8c8f-92fbcf53809c.png

f9624350-c6ac-11f0-8c8f-92fbcf53809c.png

7、生成模块并且更新顶层文件,其他的保持默认ok即可

f9bcc19a-c6ac-11f0-8c8f-92fbcf53809c.png

fa1339ee-c6ac-11f0-8c8f-92fbcf53809c.png

8、综合以便添加引脚

fa6f0594-c6ac-11f0-8c8f-92fbcf53809c.png

9、添加引脚

fac81e90-c6ac-11f0-8c8f-92fbcf53809c.png

10、生成bit流。

11、导出硬件设计,打开SDK,将原来的SDK删掉

12、新建项目添加以下文件。

这里由于我用不了scanf因此我就添加一个延迟烧录后在延迟这段时间进行初始化和生成debug触发信号。

#include"stdio.h"#include"xil_cache.h"#include"xil_io.h"#include"xil_printf.h"#include"sleep.h"intmain(){Xil_DCacheDisable();//char *data_in="I have write and read ddr data!
";for(inti=0;i<100;i+=4) {printf("%d is %d
",i,(int)(Xil_In32(0x10000000+i))); }sleep(10);for(int i=0;i<100;i+=4) {printf("%d is %d
",i,(int)(Xil_In32(0x10000000+i))); }return0; }

12、观察数据,正确

fb2319ee-c6ac-11f0-8c8f-92fbcf53809c.png

fb7cb774-c6ac-11f0-8c8f-92fbcf53809c.png

fbd811a0-c6ac-11f0-8c8f-92fbcf53809c.png

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 接口
    +关注

    关注

    33

    文章

    9596

    浏览量

    157605
  • DDR
    DDR
    +关注

    关注

    11

    文章

    761

    浏览量

    69541
  • 内存
    +关注

    关注

    9

    文章

    3233

    浏览量

    76503
  • AXI4
    +关注

    关注

    0

    文章

    21

    浏览量

    9188

原文标题:AXI4 DDR读写测试

文章出处:【微信号:gh_9d70b445f494,微信公众号:FPGA设计论坛】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    使用AXI-Full接口IP进行DDR读写测试

    首先对本次工程进行简要说明:本次工程使用AXI-Full接口IP进行DDR
    的头像 发表于 07-18 09:53 7338次阅读
    使用<b class='flag-5'>AXI</b>-Full<b class='flag-5'>接口</b>的<b class='flag-5'>IP</b><b class='flag-5'>进行</b><b class='flag-5'>DDR</b>的<b class='flag-5'>读写</b><b class='flag-5'>测试</b>

    XILINX FPGA IPAXI Traffic Generator

    AXI Traffic Generator IP 用于在AXI4AXI4-Stream互连以及其他AXI4系统外设上生成特定序列(流量)。
    的头像 发表于 11-23 16:03 5625次阅读
    XILINX FPGA <b class='flag-5'>IP</b>之<b class='flag-5'>AXI</b> Traffic Generator

    NVMe IPAXI4总线分析

    广泛应用 。随着时间的推移,AXI4的影响不断扩大。目前,由Xilinx提供的大部分IP接口都支持AXI4总线,使得系统中不同模块之间的互连更加高效。这也让基于这些
    发表于 06-02 23:05

    Xilinx高性能NVMe Host控制器IP+PCIe 3.0软控制器IP,纯逻辑实现,AXI4AXI4-Stream DMA接口,支持PCIe 3.0和4.0

    读写、DMA读写和数据擦除功能,提供用户一个简单高效的接口实现高性能存储解决方案。NVMe AXI4 Host Controller IP
    发表于 11-14 22:40

    PCIE项目中AXI4 IP例化详解

    的fifo接口),用户只要操作fifo接口,无需关心PCIE的内部驱动。为了便于读者更加明白,可以深入了解PCIE,我们将会制作一个PCIE的连载系列。今天,首先说一下自定义AXI4IP
    发表于 12-13 17:10

    【正点原子FPGA连载】第十五章AXI4接口DDR读写实验--领航者ZYNQ之嵌入式开发指南

    ,Xilinx在IP中继续使用AXI协议。本章我们对AXI协议作一个简单介绍,并在Vivado中实现一个AXI4
    发表于 09-04 11:10

    【正点原子FPGA连载】第九章AXI4接口DDR读写实验--摘自【正点原子】达芬奇之Microblaze 开发指南

    Vivado中实现一个AXI4接口IP,用于对DDR3进行
    发表于 10-22 15:16

    看看在SpinalHDL中AXI4总线互联IP的设计

    接口变种:Axi4WriteOnly:只有Axi4总线写通道(aw,w,b)的接口Axi4ReadOnly:只有
    发表于 08-02 14:28

    AXI接口简介_AXI IP的创建流程及读写逻辑分析

    本文包含两部分内容:1)AXI接口简介;2)AXI IP的创建流程及读写逻辑分析。 1
    的头像 发表于 06-29 09:33 1.8w次阅读
    <b class='flag-5'>AXI</b><b class='flag-5'>接口</b>简介_<b class='flag-5'>AXI</b> <b class='flag-5'>IP</b><b class='flag-5'>核</b>的创建流程及<b class='flag-5'>读写</b>逻辑分析

    AXI4接口协议的基础知识

    AXI-4 Memory Mapped也被称之为AXI-4 Full,它是AXI4接口协议的基础,其他AXI4
    的头像 发表于 09-23 11:20 7235次阅读
    <b class='flag-5'>AXI4</b><b class='flag-5'>接口</b>协议的基础知识

    ZYNQ中DMA与AXI4总线

    AXI-Lite或AXI4转接。PS与PL之间的物理接口有9个,包括4AXI-GP接口
    的头像 发表于 11-02 11:27 5284次阅读
    ZYNQ中DMA与<b class='flag-5'>AXI4</b>总线

    FPGA AXI4协议学习笔记(二)

    上文FPGA IPAXI4协议1_协议构架对协议框架进行了说明,本文对AXI4接口的信号进行
    的头像 发表于 05-24 15:05 3032次阅读
    FPGA <b class='flag-5'>AXI4</b>协议学习笔记(二)

    基于AXI总线的DDR3读写测试

    本文开源一个FPGA项目:基于AXI总线的DDR3读写。之前的一篇文章介绍了DDR3简单用户接口读写
    的头像 发表于 09-01 16:20 7785次阅读
    基于<b class='flag-5'>AXI</b>总线的<b class='flag-5'>DDR</b>3<b class='flag-5'>读写</b><b class='flag-5'>测试</b>

    Xilinx NVMe AXI4主机控制器,AXI4接口高性能版本介绍

    NVMe AXI4 Host Controller IP可以连接高速存储PCIe SSD,无需CPU,自动加速处理所有的NVMe协议命令,具备独立的数据写入和读取AXI4接口,不但适用
    的头像 发表于 07-18 09:17 1685次阅读
    Xilinx NVMe <b class='flag-5'>AXI4</b>主机控制器,<b class='flag-5'>AXI4</b><b class='flag-5'>接口</b>高性能版本介绍

    AMBA AXI4接口协议概述

    AMBA AXI4(高级可扩展接口 4)是 ARM 推出的第四代 AMBA 接口规范。AMD Vivado Design Suite 2014 和 ISE Design Suite 1
    的头像 发表于 10-28 10:46 1746次阅读
    AMBA <b class='flag-5'>AXI4</b><b class='flag-5'>接口</b>协议概述