0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

FPGA设计论坛

文章:356 被阅读:72.7w 粉丝数:44 关注数:0 点赞数:16

广告

FPGA的过去与将来

FPGA 自上世纪 80 年代进入市场以来,就与通用 CPU、ASIC 乃至 GPU 竞争共存。FP....
的头像 FPGA设计论坛 发表于 11-14 12:25 396次阅读

FPGA职业生涯的五个层次

FPGA职业生涯可以怎么划分? 是很多刚入门的FPGA新手们很陌生的一个话题。 职业生涯这个概念是西....
的头像 FPGA设计论坛 发表于 11-12 16:50 760次阅读

集成电路相关专业哪家强?

2022年6月18日,2022软科中国大学专业排名正式发布。此次排名,共有990所高校的30242个....
的头像 FPGA设计论坛 发表于 11-11 12:25 2065次阅读

FPGA拆解FPGA芯片,带你深入了解其原理

现场可编程门阵列(FPGA)可以实现任意数字逻辑,从微处理器到视频生成器或加密矿机,一应俱全。FPG....
的头像 FPGA设计论坛 发表于 11-10 12:15 2751次阅读

FPGA设计需注意的方方面面

不管你是一名逻辑设计师、硬件工程师或系统工程师,甚或拥有所有这些头衔,只要你在任何一种高速和多协议的....
的头像 FPGA设计论坛 发表于 11-10 11:20 501次阅读

如果在FPGA设计中不允许latch中现,又如何避免呢?

触发器(flip-flop)是边沿敏感的存储单元,数据存储的动作(状态转换)由某一信号的上升或者下降....
的头像 FPGA设计论坛 发表于 11-08 15:07 596次阅读

zynq和fpga区别快速认识Zynq开发

PL端和PS端一般通过AXI4总线通信,使用AXI4的PL模块会有相应c驱动文件,用于PL端模块的控....
的头像 FPGA设计论坛 发表于 11-04 10:51 14564次阅读

数学运算在FPGA中的实现方式

FPGA以擅长高速并行数据处理而闻名,从有线/无线通信到图像处理中各种DSP算法,再到现今火爆的AI....
的头像 FPGA设计论坛 发表于 10-31 14:48 2531次阅读

深入了解FPGA厂商并掌握FPGA编程语言

基于以上测试,我大胆预测是示波器的问题,也不能说是示波器的问题吧,估计是没有这种的应用场景。然后我有....
的头像 FPGA设计论坛 发表于 10-20 14:44 747次阅读

在FPGA中利用CORDIC算法IP核实现三角函数关系的转换

在FPGA硬件实现CORDIC的逻辑其实是很简单的,就是设置好输入输出的位宽,然后建立好对应的精度表....
的头像 FPGA设计论坛 发表于 10-17 11:58 2271次阅读

FPGA浮点数转化为定点数方法

FPGA在常规运算时不能进行浮点运算,只能进行定点整型运算,在处理数据的小数乘加运算和除法运算时FP....
的头像 FPGA设计论坛 发表于 10-13 16:23 3888次阅读

FPGA静态时序分析详解

静态时序分析简称STA,它是一种穷尽的分析方法,它按照同步电路设计的要求,根据电路网表的拓扑结构,计....
的头像 FPGA设计论坛 发表于 09-27 14:45 1978次阅读

VHDL和Verilog中数组定义、初始化、赋值方法

方法:实际应用里,通常需要在上电复位过程中对变量进行初始化,如果数组个数少时,直接赋初始值即可,但是....
的头像 FPGA设计论坛 发表于 09-23 14:20 8303次阅读

FPGA开发流程的物理含义和实现目标

从图1 FPGA开发流程中的主干线上分离出第一步设计输入横向环节,并做了进一步的细节的处理,如图2,....
的头像 FPGA设计论坛 发表于 09-20 10:46 745次阅读

D触发器实现的原理

上图是用与非门实现的D触发器的逻辑结构图,CP是时钟信号输入端,S和R分别是置位和清零信号,低有效;....
的头像 FPGA设计论坛 发表于 09-19 15:22 4225次阅读

双线性插值算法的讲解

在双线性插值中,我们现在找x0', y0'所在位置旁边的四个点,再根据这四个点与....
的头像 FPGA设计论坛 发表于 09-19 10:25 2321次阅读

浅析标准的Verilog对语句有两种分组方式

标准的Verilog对语句有两种分组方式——使用begin…end或fork…join,begin…....
的头像 FPGA设计论坛 发表于 09-14 11:02 658次阅读
浅析标准的Verilog对语句有两种分组方式

移位寄存器的设计与实现

移位寄存器的功能和电路形式较多,按移位方向分有左移、右移、和双向移位寄存器;按接收数据方式分为串行输....
的头像 FPGA设计论坛 发表于 09-06 11:35 3187次阅读

DDS信号发生器的理解与实现

DDS信号发生器采用直接数字频率合成(Direct Digital Synthesis,简称DDS)....
的头像 FPGA设计论坛 发表于 09-01 15:21 2064次阅读

Verilog中clk为什么要用posedge,而不用negedge

在ModelSim仿真中,时钟是很严格的,但是在真实的晶振所产生的clock却是不严格的,比如高电平....
的头像 FPGA设计论坛 发表于 08-31 15:51 2677次阅读

关于DDR3地址的容量计算

bank是存储库的意思,也就是说,一块内存内部划分出了多个存储库,访问的时候指定存储库编号,就可以访....
的头像 FPGA设计论坛 发表于 08-30 14:40 1860次阅读

编辑与改写IP核源文件的方法

有些时候,根据设计需求可能会想要修改IP核生成的源文件(只能修改未加密文件),包括HDL文件和XDC....
的头像 FPGA设计论坛 发表于 08-25 14:38 1794次阅读

在工程中学习到的各种时序约束技巧

推荐使用Xilinx language templates的代码块,这里的代码能够综合出正确且结构简....
的头像 FPGA设计论坛 发表于 08-15 14:15 1134次阅读

m序列简介及性质说明

m序列是目前广泛应用的一种伪随机序列,其在通信领域有着广泛的应用,如扩频通信,卫星通信的码分多址,数....
的头像 FPGA设计论坛 发表于 08-15 09:36 12947次阅读

FIFO的使用介绍

FIFO的使用非常广泛,一般用于不同时钟域之间的数据传输,或者用于不同数据宽度之间的数据匹配。在实际....
的头像 FPGA设计论坛 发表于 08-14 10:49 3791次阅读

CAN总线为什么要有两个120Ω的终端电阻

高速CAN所加的两个120欧的电阻实际上模拟的是线束连接无穷远的时候在传输线上产生的特性阻抗(而不是....
的头像 FPGA设计论坛 发表于 08-13 10:39 8487次阅读

时钟周期约束详细介绍

时钟周期约束: 时钟周期约束,顾名思义,就是我们对时钟的周期进行约束,这个约束是我们用的最多的约束了....
的头像 FPGA设计论坛 发表于 08-05 12:50 2900次阅读

PCIe的DMA介绍

DMA(Direct Memory Access),直接内存访问,在该模式下,数据传送不是由CPU负....
的头像 FPGA设计论坛 发表于 08-03 14:15 3950次阅读

跨时钟域信号处理问题

如果在后一级的判断电路把低于VOL电压判断为0,把高于VOH的电压判断为1,那么在输入VIL–VLH....
的头像 FPGA设计论坛 发表于 07-21 14:44 948次阅读

DC-SCM是什么 为什么要使用DC-SCM

DC-SCM是OCP硬件管理项目的一个子项目。DC-SCM实施模块化服务器管理,包含了已存储在典型处....
的头像 FPGA设计论坛 发表于 07-11 09:50 2668次阅读