0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

vivado JTAG链、连接、IP关联规则介绍

FPGA设计论坛 来源:FPGA设计论坛 2025-10-15 10:21 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

JTAG链

这列出了定义板上可用的不同JTAG链。每个链都列在下面以及链的名称,以及定义名称和链中组件的位置:

<jtag_chain>标记指定具有name=属性的链的名称。标记列出中的每个组件。详细信息如下表所示:

b74e00da-a672-11f0-8c8f-92fbcf53809c.png

连接

部分定义了不同组件之间的连接。这个<connection>标记标识与连接相关联的两个组件。这个<connection_map>标记描述了两个组件之间的总线连接。详细信息Vivado Design Suite使用的来查找中的相应约束当其中一个组件是FPGA类型<component>时,part0_pins.xml文件。

c1_end_index="3" c2_st_index="0" c2_end_index="3"/>

<connection>可以具有以下属性:

b7b2a292-a672-11f0-8c8f-92fbcf53809c.png

具有以下属性:

b808d478-a672-11f0-8c8f-92fbcf53809c.png

IP关联规则

标记用于定义首选板接口,或优先级列表可以分配给特定IP上的IP接口的板接口。此标记在中是新的2.1 Board文件的模式版本。Vivado IP集成商的Designer Assistance功能列出了可用的板接口对于给定的IP接口。请参阅Vivado Design Suite用户指南中的以下链接:设计IP使用IP Integrator的子系统(UG994),了解有关设计器协助的更多信息。这允许您定义哪些板接口可以应用于特定ip界面

提示:标记可用于定义任何ip接口,但对时钟和重置,其通常具有更定义的板接口。

ip_interface="mgt_clk">

ip_interface="phy_rst_n">

version="*"

ip_interface="gtrefclk_in">

IP关联规则

标记定义与指定ip相关联的特定规则。它支持name=标记来定义规则的名称。

重要!目前只支持一个名为“default”的规则,因此只能有一对板中定义的打开和关闭标记文件

IP

<ip>标记定义了相关规则所应用的ip和接口。<ip>标签标识IP的供应商、库、名称和版本(VLNV),以及上的特定接口IP。

ip_interface="mgt_clk">

提示:可以定义多个标记,标识Vivado ip中的多个ip目录,以及标识单个IP上的不同接口。<ip>可以具有以下属性或标记:

b8686f5a-a672-11f0-8c8f-92fbcf53809c.pngb8bc255a-a672-11f0-8c8f-92fbcf53809c.png

标记定义了可以分配给相关联的IP接口。

具有以下属性:

b9141738-a672-11f0-8c8f-92fbcf53809c.png

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 接口
    +关注

    关注

    33

    文章

    9445

    浏览量

    156143
  • JTAG
    +关注

    关注

    6

    文章

    411

    浏览量

    74616
  • Vivado
    +关注

    关注

    19

    文章

    846

    浏览量

    70475

原文标题:vivado JTAG链、连接、IP关联规则

文章出处:【微信号:gh_9d70b445f494,微信公众号:FPGA设计论坛】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    构建多电压JTAG的技巧

    JTAG 的工作电压,同时还必须确定这些使用不同电压的器件的安放顺序。本文比较了多种设计多电压 JTAG 的方法,并提供了一些有关执行强大的无故障设计的提示和技巧。菊花
    发表于 10-11 11:16

    连接到目标上的远程jtag硬件服务器时无法连接Vivado 2015.3的原因?

    IP地址。4.从命令行运行'hh_server'bash文件。在Linux中1.尝试通过ping命令检查网络。(已连接)。2.打开Vivado项目。3.打开硬件管理器。4.打开硬件目标并连接
    发表于 04-26 12:34

    如何调试JTAG与非xilinx器件?

    你好,我在JTAG中有两个器件 - xc7k160t和一些IR长度= 30的定制ASIC器件。我有以下情况:1.在Vivado 2016.4中 - 当ASIC处于RESET状态时,我看到JT
    发表于 06-05 15:39

    基于回收技术的关联规则研究

    关联规则的研究目前已经能够从含有缺失值的数据间建立关联性,但缺失值填充的完整性仍显不足。该文利用规则回收技术,以回收组合的方法将已往在挖掘过程中被删除掉的
    发表于 04-18 08:59 8次下载

    基于用户兴趣导向的关联规则数据挖掘

    本文在针对关联规则的Apriori 算法的基础上,为了提高用户数据挖掘的人机交互性能,解决关联规则挖掘产生冗余规则的问题,提出了基于用户导向
    发表于 08-26 11:41 11次下载

    关联规则挖掘在数据录入、校对系统中的应用

    本文介绍关联规则挖掘在数据录入、校对系统的设计思路、体系结构和实现要点。关键词:数据挖掘;关联规则
    发表于 09-03 11:55 6次下载

    关联规则Apriori算法的改进

    关联规则是数据挖掘研究的一个重要分支。Apriori算法是关联规则挖掘中最有影响的经典算法。本文在介绍
    发表于 05-13 16:37 0次下载

    基于Vivado将verilog代码封装成IP的步骤

    Xilinx的Vivado采用原理图的设计方式,比较直观适合大型项目,我们自己的code都需要封装成user IP。这里主要介绍怎么把多个关联管脚合并成类似bus的大端口。
    发表于 09-15 16:54 42次下载
    基于<b class='flag-5'>Vivado</b>将verilog代码封装成<b class='flag-5'>IP</b>的步骤

    两种关联规则挖掘算法的介绍及其主要步骤的分析

    关联规则按照不同的标准,能用各种不同的方法分成不同类型。将关联规则分为挖掘频繁项集、闭频繁项集、被约束频繁项集、极大频繁项集,是根据挖掘模式的完全性分类的;将
    发表于 09-28 19:35 27次下载
    两种<b class='flag-5'>关联</b><b class='flag-5'>规则</b>挖掘算法的<b class='flag-5'>介绍</b>及其主要步骤的分析

    关联规则推荐算法分析及评估

    现有的关联规则推荐技术在数据提取时主要侧重于关联规则的提取效率,缺乏对冷、热门数据推荐平衡性的考虑和有效处理。为了提高个性化推荐效率和推荐质量,平衡冷门与热门数据推荐权重,对
    发表于 01-09 17:17 0次下载
    <b class='flag-5'>关联</b><b class='flag-5'>规则</b>推荐算法分析及评估

    基于MapReduce的并行关联规则挖掘算法

    数据挖掘( data mining)又称做知识发现(knowledge disco-ver in database,KDD),其目的在于发现大量数据集中有价值的隐含信息。常见的数据挖掘任务有关联规则
    发表于 01-10 15:22 1次下载
    基于MapReduce的并行<b class='flag-5'>关联</b><b class='flag-5'>规则</b>挖掘算法

    关联规则挖掘——Apriori算法的基本原理以及改进

    本文详细介绍了关于关联规则挖掘——Apriori算法的基本原理以及改进。
    发表于 02-02 16:46 9810次阅读
    <b class='flag-5'>关联</b><b class='flag-5'>规则</b>挖掘——Apriori算法的基本原理以及改进

    vivado调用IP核详细介绍

    大家好,又到了每日学习的时间了,今天咱们来聊一聊vivado 调用IP核。 首先咱们来了解一下vivadoIP核,IP核(
    的头像 发表于 05-28 11:42 3.9w次阅读

    如何使用Vivado IP Integrator组装具有多个时钟域的设计

    该视频演示了如何使用Vivado IP Integrator组装具有多个时钟域的设计。 它显示了Vivado中的设计规则检查和功能如何帮助用户自动执行此流程。
    的头像 发表于 11-27 07:40 4248次阅读

    构建多电压JTAG

    菊花,或通过JTAG端口连接多个DSP、FPGA、CPLD和其他逻辑器件,允许使用单个JTAG连接器控制它们。菊花
    的头像 发表于 02-02 17:17 1878次阅读