UART和波特率两者如何区分
什么是 UART UART是一种通用串行数据总线,用于异步通信。该总线双向通信,可以实现全双工传输和....
FPGA时序约束的概念和基本策略
A 时序约束的概念和基本策略 时序约束主要包括周期约束(FFS到FFS,即触发器到触发器)和偏移约束....
FPGA如何使用RAM分区循环移位法实现解交织器
本文分析了卷积交织和解交织的基本原理,然后采用Altera 的FPGA器件,用RAM分区循环移位法来....
eFPGA能针对特定子市场或相邻市场量身打造SoC
嵌入式FPGA (eFPGA)由于可为人工智能(AI)工作负载提供支持与灵活度,这项业务正开始掀起波....
如何检测集成电路的好坏
一、不在路检测 这种方法是在ic未焊入电路时进行的,一般情况下可用测量各引脚对应于接地引脚之间的正、....
EDA技术进行系统的设计的几个特点
EDA技术进行系统的设计,具有以下几个特点: 1. 软件硬化,硬件软化 软件硬化是指所有的软件设计最....
System Verilog与verilog的对比
SystemVerilog语言简介 SystemVerilog是一种硬件描述和验证语言(HDVL),....
FPGA中同步异步时钟域信号的处理
最常用的约束有IO管脚位置约束和电平幅度约束,这个很好理解。另外,就是对时钟网络约束。这个是很重要的....
在FPGA设计中FIFO的使用技巧
FIFO是在FPGA设计中使用的非常频繁,也是影响FPGA设计代码稳定性以及效率等得关键因素。在数据....
FPGA中ROM与RAM相关知识汇总
一、基本概念 最熟悉的两个词语应该是RAM与ROM,RAM(Random Access Memory....
FPGA芯片配置分类及配置方式
广义的来说,FPGA的配置包括直接使用下载电缆对FPGA器件进行编程、对外部EEPROM和FLASH....
VHDL与Verilog硬件描述语言如何用TestBench来进行仿真
VHDL与Verilog硬件描述语言在数字电路的设计中使用的非常普遍,无论是哪种语言,仿真都是必不可....
异步FIFO用格雷码的原因有哪些
异步FIFO通过比较读写地址进行满空判断,但是读写地址属于不同的时钟域,所以在比较之前需要先将读写地....
FPGA设计中的电源管理
过去,FPGA设计者主要关心时序和面积使用率问题。但随着FPGA不断取代ASSP和ASIC器件,设计....
简述低功耗FPGA设计技术
芯片对功耗的苛刻要求源于产品对功耗的要求。集成电路的迅速发展以及人们对消费类电子产品的需求日新月异,....
ARM、DSP、FPGA它们有什么区别?
ARM(Advanced RISC Machines)是微处理器行业的一家知名企业,设计了大量高性能....