欢迎加入至芯科技FPGA微信学习交流群,这里有一群优秀的FPGA工程师、学生、老师、这里FPGA技术交流学习氛围浓厚、相互分享、相互帮助、叫上小伙伴一起加入吧!
点个在看你最好看
原文标题:上拉电阻与下拉电阻
文章出处:【微信公众号:FPGA设计论坛】欢迎添加关注!文章转载请注明出处。
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。
举报投诉
-
FPGA
+关注
关注
1603文章
21326浏览量
593235
原文标题:上拉电阻与下拉电阻
文章出处:【微信号:gh_9d70b445f494,微信公众号:FPGA设计论坛】欢迎添加关注!文章转载请注明出处。
发布评论请先 登录
相关推荐
MCU电路上拉电阻、下拉电阻的概念
当开关闭合时,MCU IO检测到0,但是当时开关开启时,IO引脚处于floating状态,容易受干扰而处于未知状态。
这时可以在IO口上加一个电阻到Vdd,这样开关断开时就能保证电平是固定的高电平1,这个电阻就叫做上拉电阻
发表于 03-29 11:27
•301次阅读
上拉电阻和下拉电阻是什么
上拉就是将不确定的信号通过一个电阻钳位在高电平,电阻同时起限流作用。而下拉电阻是直接接到地上,接二极管的时候电阻末端是低电平,将不确定的信号
发表于 02-29 12:39
•363次阅读
评论