0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

FPGA技术驿站

文章:115 被阅读:32w 粉丝数:22 关注数:0 点赞数:2

广告

Pblock的一个属性CONTAIN_ROUTING

使用CONTAIN_ROUTING之后,布线时在Pblock的拐角处会遇到较大困难,可能出现布线拥塞....
的头像 FPGA技术驿站 发表于 05-06 16:35 1421次阅读

如何使用API定义一个向量呢

数据类型是我们使用C++编程时必须明确的一项内容。针对AI Engine,这一点尤为重要。因为不同的....
的头像 FPGA技术驿站 发表于 03-30 14:12 866次阅读

如何评估graph的性能

评估graph的性能对于kernel接口设计有着非常重要的意义。我们仍以前一篇文章中提到的工程为例。....
的头像 FPGA技术驿站 发表于 03-15 17:20 1586次阅读

使用Trace View对对Kernel进行性能仿真分析

对Kernel进行性能分析需要对其进行仿真,同时还要用到Vitis Analyzer。为便于说明,我....
的头像 FPGA技术驿站 发表于 03-15 15:30 1326次阅读

AI Engine架构的构成及应用优势

至此,我们可以看到AI Engine有三种数据源:存储单元、AXI4-Stream和级联接口。因此,....
的头像 FPGA技术驿站 发表于 03-09 15:47 2691次阅读

在Vivado中怎么定制Strategy

Vivado提供了多种Synthesis策略和Implementation策略,用户可以直接使用这些....
的头像 FPGA技术驿站 发表于 12-07 16:17 2562次阅读

在Vivado中怎么定制Strategy

Vivado提供了多种Synthesis策略和Implementation策略,用户可以直接使用这些....
的头像 FPGA技术驿站 发表于 11-18 16:17 2990次阅读

Vivado BDC (Block Design Container)怎么用

谈到BDC(Block DesignContainer)就不得不提IPI(IP Integrator....
的头像 FPGA技术驿站 发表于 11-09 09:43 3410次阅读

如何利用SystemVerilog仿真生成随机数

采用SystemVerilog进行仿真则更容易生成随机数,而且对随机数具有更强的可控性。对于随机变量....
的头像 FPGA技术驿站 发表于 10-30 10:33 9444次阅读
如何利用SystemVerilog仿真生成随机数

使用Vivado License Manager时Vivado的错误信息

Vivado License Manager在使用Vivado License Manager时,如....
的头像 FPGA技术驿站 发表于 09-12 15:15 5161次阅读

使用带HBM芯片有哪些要注意的地方

Virtex UltraScale+部分芯片中集成了HBM(High Bandwidth Memor....
的头像 FPGA技术驿站 发表于 09-02 15:09 3137次阅读

基于Vivado下怎么找到关键路径?

什么是关键路径? 关键路径分为两类:一类是时序违例的路径,主要是建立时间违例; 另一类是时序没有违例....
的头像 FPGA技术驿站 发表于 07-06 17:22 5241次阅读

看看Python中元素索引有哪些特征和规律

一旦创建矩阵,如果需要获取矩阵中的某个或某些元素,就需要用到索引。这里我们先以一个一维矩阵(也就是向....
的头像 FPGA技术驿站 发表于 06-23 15:06 2646次阅读
看看Python中元素索引有哪些特征和规律

如何在Vivado下设置BITSTREAM配置信息

首先我们看一下如何在Vivado下设置BITSTREAM配置信息。这可以在综合之后进行。借助如下操作....
的头像 FPGA技术驿站 发表于 06-15 14:26 5568次阅读
如何在Vivado下设置BITSTREAM配置信息

怎样利用Python去快速创建矩阵?

Python提供了很多函数可以快速创建矩阵。
的头像 FPGA技术驿站 发表于 06-11 17:37 15575次阅读
怎样利用Python去快速创建矩阵?

UltraScale和Versal之间有哪些不同?

作为Xilinx 7nm芯片,Versal在架构上与前一代芯片UltraScale相比有诸多不同,这....
的头像 FPGA技术驿站 发表于 05-14 09:17 2565次阅读

为什么有时候FIF不能正常工作?

同步控制信号 对于读/写时钟相互独立的FIFO(读/写时钟独立意味着这两个时钟是异步的,例如来自于不....
的头像 FPGA技术驿站 发表于 04-26 11:13 2213次阅读
为什么有时候FIF不能正常工作?

关于同步复位与异步复位的仿真详解

在FPGA设计中,我们遵循的原则之一是同步电路,即所有电路是在同一时钟下同步地处理数据。这个概念可进....
的头像 FPGA技术驿站 发表于 04-09 11:29 2811次阅读
关于同步复位与异步复位的仿真详解

教你们怎么去设定寄存器的初始值

对于寄存器,如果没有明确指定其初始值,Vivado会根据其类型(FDCE/FDRE/FDPE/FDR....
的头像 FPGA技术驿站 发表于 04-01 10:27 6497次阅读
教你们怎么去设定寄存器的初始值

物理可级联的LUT的优势在哪?

在Versal ACAP中,同一个CLB内同一列的LUT是可以级联的,这是与前一代FPGA Ultr....
的头像 FPGA技术驿站 发表于 03-27 09:52 2816次阅读
物理可级联的LUT的优势在哪?

如果是多通道输入数据,是否依然存在矩阵乘法呢?

进一步扩展,如果每个通道有多个与之对应的Kernel,会是什么情形呢?如下图所示。图中,每个通道有4....
的头像 FPGA技术驿站 发表于 03-12 14:58 1687次阅读

卷积神经网络中的矩阵乘法

先看一个二维滤波器,如下图所示。滤波器是一个3x3的矩阵,输入数据是一个5x5的矩阵。输入矩阵中的红....
的头像 FPGA技术驿站 发表于 03-03 14:49 5126次阅读

如何操作ECO方式更新RAM/ROM初始值更方便?

各种类型的Memory在FPGA设计中被广泛使用,例如单端口RAM、简单双端口RAM、真双端口RAM....
的头像 FPGA技术驿站 发表于 02-14 11:42 2192次阅读
如何操作ECO方式更新RAM/ROM初始值更方便?

如何生成ROM的coe文件?

  在生成ROM时需要提供coe文件,如下图所示。这个coe文件本质上就是Memory的初始化文件,....
的头像 FPGA技术驿站 发表于 02-11 11:43 7508次阅读
如何生成ROM的coe文件?

Versal系列芯片三个产品的基础知识

Versal中的三个引擎Versal芯片是业界第一款自适应加速计算平台(ACAP:Adaptive ....
的头像 FPGA技术驿站 发表于 02-11 11:27 2804次阅读
Versal系列芯片三个产品的基础知识

如何在C代码中插入寄存器?

对于逻辑级数较高的路径,常用的方法之一是在其中插入流水寄存器,将路径打断,从而降低逻辑延迟,这在HD....
的头像 FPGA技术驿站 发表于 02-02 17:07 2748次阅读
如何在C代码中插入寄存器?

C++中vector的定义与初始化

C++中的vector vector(向量)是一种序列式容器,类似于数组,但比数组更优越。一般来说数....
的头像 FPGA技术驿站 发表于 02-02 16:41 8519次阅读
C++中vector的定义与初始化

MMCM的过滤抖动效果如何?

MMCM的一个重要功能就是过滤抖动,更准确地说是改善抖动。使用MMCM时,建议直接调用IP Core....
的头像 FPGA技术驿站 发表于 02-02 16:39 2293次阅读
MMCM的过滤抖动效果如何?

如何生成实例化模板?

  在ISE中,可以很方便地生成RTL模块的实例化模板,Vivado其实也有这个功能,只是要通过Tc....
的头像 FPGA技术驿站 发表于 12-30 16:23 3880次阅读

DFX设计中的几个问题及其解决方案

问题1:对于DFX(Dynamic FunctioneXchange)设计,如果出现如下Error信....
的头像 FPGA技术驿站 发表于 12-17 09:24 3770次阅读
DFX设计中的几个问题及其解决方案