Vivado 2022.1的新特性
Vivado 2022.1已正式发布，今天我们就来看看其中的一个新特性。基于机器学习的资源评估对于Vivado IP Catalog中的IP，在2022.1之前的版本中我们只有在综合之后才能看到其资源利用率。从资源评估的角度而言，信息是滞后的。Vivado 2022.1引入了基于机器学习的资源评估方法，在IP定制结束即可看到其资源使用情况。使用此功能需要首先勾选如下图所示选项。
我们来看一个例子，打开FFT IP Core，填写参数，即可在Resources下看到具体的资源利用情况，如下图所示。
使用此方法，我们可以快速获取IP的资源利用率，而不必等到对IP进行OOC综合之后才能知道具体资源使用情况，这对于设计初期的资源评估很有意义。此外，此功能对于基于IPI（IP Integrator）的Block Design也是开放的。因此，对于BD中的IP也可以借助此功能快速获取资源利用率。
原文标题：基于机器学习的资源评估
文章出处：【微信公众号：TeacherGaoFPGAHub】欢迎添加关注！文章转载请注明出处。
审核编辑：彭静
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
IP
+关注
关注
5文章
1849浏览量
154920 -
机器学习
+关注
关注
66文章
8541浏览量
136236 -
Vivado
+关注
关注
19文章
846浏览量
70475
原文标题：基于机器学习的资源评估
文章出处：【微信号：Lauren_FPGA，微信公众号：FPGA技术驿站】欢迎添加关注！文章转载请注明出处。
发布评论请先 登录
相关推荐
热点推荐
使用NucleiStudio 2022.1创建工程时没有开发板可选择
遇到的坑
第一次使用NucleiStudio 2022.1，想创建一个hbirdv2的工程，结果发现模板选择界面是空的。
后来看了NucleiStudio 2022.1的使用手册才明白，现在
发表于 10-27 06:27
vcs和vivado联合仿真
我们在做参赛课题的过程中发现，上FPGA开发板跑系统时，有时需要添加vivado的ip核。但是vivado仿真比较慢，vcs也不能直接对添加了vivado ip核的soc系统进行仿真。在这种情况下
发表于 10-24 07:28
FPGA开发板vivado综合、下载程序问题汇总
在做vivado综合时和FPGA下载程序时，我们碰到以下问题，并找出了对应的解决方案。
1.could not open include file”e203_defines.v”问题
在做
发表于 10-24 07:12
AMD Vivado设计套件2025.1版本的功能特性
随着 AMD Spartan UltraScale+ 系列现已投入量产，解锁其功能集的最快途径便是采用最新 AMD Vivado 工具版本（ 2025.1 或更高版本）和全新操作指南资源。该集
AMD Vivado ChipScope助力硬件调试
许多硬件问题只有在整个集成系统实时运行的过程中才会显现出来。AMD Vivado ChipScope 提供了一套完整的调试流程，可在系统运行期间最大限度提升对可编程逻辑的观测能力，助力设计调试。
vivado仿真时GSR信号的影响
利用vivado进行设计xilinx FPGA时，写完设计代码和仿真代码后，点击run simulation（启动modelsim进行仿真）。
Vivado无法选中开发板的常见原因及解决方法
在使用 AMD Vivado Design Suite 对开发板（Evaluation Board）进行 FPGA 开发时，我们通常希望在创建工程时直接选择开发板，这样 Vivado 能够自动配置
如何使用One Spin检查AMD Vivado Design Suite Synth的结果
本文讲述了如何使用 One Spin 检查 AMD Vivado Design Suite Synth 的结果（以 Vivado 2024.2 为例）。
Vivado 2018.3软件的使用教程
大家好，欢迎来到至芯科技FPGA炼狱营地，准备开启我们的伟大征程！正所谓“兵马未动，粮草先行”，战前的准备自是必不可少，在FPGA的漫漫沙场，我们何以入场，何以取胜呢？在这里我们为各位战友准备了vivado 2018.3的使用教程。
Vivado HLS设计流程
为了尽快把新产品推向市场，数字系统的设计者需要考虑如何加速设计开发的周期。设计加速主要可以从“设计的重用”和“抽象层级的提升”这两个方面来考虑。Xilinx 推出的 Vivado HLS 工具可以
一文详解Vivado时序约束
Vivado的时序约束是保存在xdc文件中，添加或创建设计的工程源文件后，需要创建xdc文件设置时序约束。时序约束文件可以直接创建或添加已存在的约束文件，创建约束文件有两种方式：Constraints Wizard和Edit Timing Constraints，在综合后或实现后都可以进行创建。
Vivado FIR IP核实现
Xilinx的FIR IP核属于收费IP，但是不需要像 Quartus那样通过修改license文件来破解。如果是个人学习，现在网络上流传的license破解文件在破解Vivado的同时也破解
AMD Vivado Design Suite IDE中的设计分析简介
本文档涵盖了如何驱动 AMD Vivado Design Suite 来分析和改善您的设计。
Vivado Design Suite用户指南: 设计分析与收敛技巧
电子发烧友网站提供《Vivado Design Suite用户指南: 设计分析与收敛技巧.pdf》资料免费下载
发表于 01-15 15:28
•2次下载
Vivado Design Suite用户指南:逻辑仿真
电子发烧友网站提供《Vivado Design Suite用户指南:逻辑仿真.pdf》资料免费下载
发表于 01-15 15:25
•0次下载
工商网监
评论