0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

如何在Vivado下设置BITSTREAM配置信息

FPGA技术驿站 来源:TeacherGaoFPGAHub 作者:TeacherGaoFPGAHub 2021-06-15 14:26 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

首先我们看一下如何在Vivado下设置BITSTREAM配置信息。这可以在综合之后进行。借助如下操作:

打开综合后的设计

依次点击Tools-》 Edit Device Properties

会弹出如下界面。

e5414d66-cd8d-11eb-9e57-12bb97331649.png

在这个界面的左侧部分,相当于主菜单,右侧部分为菜单细节。例如,这里选择General,可以看到右侧BitstreamProperties细节。如果要对生成的bit文件进行压缩,就可以选择这里的Enable Bitstream Compression。有时如果只记得某个属性名字,不知道在哪个菜单下,可直接在搜索处(主菜单上方的放大镜处)输入关键字就可以快速找到。

这里我们选择SPI配置方式,同时将未使用的FPGA管脚设置为下拉。

事实上,这些信息最终都是以约束的形式被保存在.xdc文件中。上述设置对应的约束即为(这些命令会出现在Vivado Tcl Console中):

e5ea7436-cd8d-11eb-9e57-12bb97331649.png

如果已经执行完布局布线并生成了布线后的.dcp文件,那么如何从这个文件中获取BITSTREAM信息呢?这个借助Tcl命令就很简单,具体命令如下图所示。

e5f67eca-cd8d-11eb-9e57-12bb97331649.png

其中第一条命令是将当前目录切换到Vivado工程所在目录。第二条命令则会生成BITSTREAM相关属性信息,并将其写入指定文件中。文件内容如下图所示。可以看到和之前的设置是一致的。

e6031400-cd8d-11eb-9e57-12bb97331649.png

有兴趣的同学可执行下面的命令,观察输出结果,理解命令list_property和list_property_value的含义。

e68fb25c-cd8d-11eb-9e57-12bb97331649.png

编辑:jq

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1655

    文章

    22283

    浏览量

    630245
  • SPI
    SPI
    +关注

    关注

    17

    文章

    1866

    浏览量

    99807
  • Vivado
    +关注

    关注

    19

    文章

    846

    浏览量

    70471
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    使用Vivado 2018.2编译E203的mcs文件,遇到的问题求解

    几个字节的差异,这个有没有问题?会不会是因为版本的不同导致的结果差异? 2. 我想在Vivado创建一个项目,根据Makefile中的步骤创建了项目,但是项目的前面步骤都对了,就是在最后生成bitstream的步骤出错,说是有的管脚没有定义。 哪位高手能够帮忙看看这
    发表于 11-11 06:04

    生成Bitstream的DRC LUTLP-1错误的解决办法

    bitstream时出现DRC错误,根据xilinx官方社区的帮助,解决了这问题。 在生成bitstream之前,进行设置。 在bitstream
    发表于 10-30 07:42

    Windows系统下用vivado将电路烧写到MCU200T板载FLASH的方法

    文件自动完成FPGA硬件电路的烧写。这样就不必每次调试软件之前都需要重新打开vivado工程下载bitstream,可以更加方便地进行嵌入式软件开发。 首先打开vivado工程,综合,实现
    发表于 10-29 08:21

    Vivado中向FPGA的Flash烧录e203的方法

    首先导入、并配置好项目,完成项目的综合(SYNTHESIS)与实现(IMPLEMENTATION),查看有无错误与或警告信息,调整完成后,右键比特流生成(Generate Bitstream),选择
    发表于 10-23 08:28

    何在Vivado上仿真蜂鸟SOC,仿真NucleiStudio编译好的程序

    如标题所示,我们分享如何在Vivado上仿真蜂鸟SOC,仿真NucleiStudio编译好的程序 具体步骤 1. 将蜂鸟soc移植到Vivado 只要将端口映射好,注意配置好时钟和
    发表于 10-21 11:08

    N9H26如何创建 bitstream.264 和 bitstream

    N9H26如何创建 bitstream.264 和 bitstream
    发表于 09-01 07:05

    何在 Keil rvmdk 开发环境中启用可配置的数据闪存并设置大小?

    何在 Keil rvmdk 开发环境中启用可配置的数据闪存并设置大小?
    发表于 08-26 08:18

    何在 IAR Embedded Workbench for ARM 开发环境中启用可配置数据闪存并设置大小?

    何在 IAR Embedded Workbench for ARM 开发环境中启用可配置数据闪存并设置大小?
    发表于 08-26 07:49

    请问如何在 Keil rvmdk 开发环境中启用可配置的数据闪存并设置大小?

    何在 Keil rvmdk 开发环境中启用可配置的数据闪存并设置大小?
    发表于 08-20 06:46

    请问如何在 IAR Embedded Workbench for ARM 开发环境中启用可配置数据闪存并设置大小?

    何在 IAR Embedded Workbench for ARM 开发环境中启用可配置数据闪存并设置大小?
    发表于 08-20 06:23

    Vivado无法选中开发板的常见原因及解决方法

    在使用 AMD Vivado Design Suite 对开发板(Evaluation Board)进行 FPGA 开发时,我们通常希望在创建工程时直接选择开发板,这样 Vivado 能够自动配置
    的头像 发表于 07-15 10:19 1389次阅读
    <b class='flag-5'>Vivado</b>无法选中开发板的常见原因及解决方法

    何在EZ-USB SX3配置实用程序中配置它的设置

    SX3 UVC(CYUSB3017)是否可以使用图像传感器接口以非整数帧速率(如 29.97fps)传输 UVC 视频? 如何在 EZ-USB SX3 配置实用程序中配置它的设置
    发表于 05-15 06:25

    何在Linux中配置DNS服务器

    本文详细介绍了如何在Linux中配置DNS服务器,包括DNS工作原理、本地缓存、DNS查询过程,以及正向和反向查询的配置。步骤包括服务器配置、编辑BIND
    的头像 发表于 05-09 13:38 2314次阅读
    如<b class='flag-5'>何在</b>Linux中<b class='flag-5'>配置</b>DNS服务器

    如何设置信令测试仪的发射参数

    设置信令测试仪的发射参数是一个涉及多个步骤的过程,具体步骤可能因信令测试仪的型号和品牌而有所不同。以下是一个通用的设置信令测试仪发射参数的步骤指南:一、准备阶段 确认信令测试仪型号与规格: 在设置
    发表于 03-24 14:31

    hyper-v 配置,Hyper-V配置:性能优化与高级设置

    Hyper-V配置:性能优化与高级设置。    Hyper-V配置:性能优化与高级设置    在虚拟化环境中,Hyper-V作为一款强大的虚拟化平台,通过合理的
    的头像 发表于 02-08 09:49 1950次阅读
    hyper-v <b class='flag-5'>配置</b>,Hyper-V<b class='flag-5'>配置</b>:性能优化与高级<b class='flag-5'>设置</b>