0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

在Vivado中怎么定制Strategy

FPGA技术驿站 来源:TeacherGaoFPGAHub 作者:TeacherGJ 2021-11-18 16:17 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

Vivado提供了多种Synthesis策略和Implementation策略,用户可以直接使用这些策略。尤其是希望通过扫描策略的方式实现时序收敛时,直接使用这些预定义的策略会很方便快捷。本质上,策略之间的差异是一些选项的不同造成的。以Implementation为例,这些选项包括每个子步骤的directive值。VivadoImplementation包括7个子步骤:opt_design(设计优化)power_opt_design(布局前功耗优化)place_design(布局)power_opt_design(布局后功耗优化)phys_opt_design(布局后物理优化)route_design(布线)phys_opt_design(布线后物理优化)每个子步骤都有一些共同的选项:tcl.pre、tcl.post、directive和More options,有些选项还有is_enabled。这些选项不同值的组合就构成了Strategy之间的差异。在此基础上,Vivado还提供了用户定制策略,以满足不同需求。那么,如何生成用户定制的策略呢?我们以Implementation为例说明(同样的方法也适用于Synthesis)。

第一步:打开Vivado工程设置选项Flow Navigator下 -》 Project Manager -》 Settings,会显示如下图所示界面。在Tool Settings下,选中Run Strategies,即图中标记1,同时将Flow切换为Vivado Implementation 2021,即图中标记2。

第二步:创建策略可以直接创建一个新策略,也可以复制一个已有的策略并重新命名,然后再修改相应的选项。上图中点击红色方框即可创建一个新策略,会弹出如下图所示对话。

第三步:设置相应选项在上一步的基础上,Vivado会显示如下界面,这时我们的主要工作区域就是图中红色方框标记的区域。可以在这里设置哪些子步骤是is_enabled,还可以设置子步骤的directive,或者在More Options里添加其他选项。

至此,创建策略的步骤就完成了。创建一个新的Design Run,就可以使用这个新建的Strategy,如下图所示。很多工程师通常是将某个Implementation Run的Strategy设置为预定义策略,然后修改相应的选项。可以看到策略名会被添加一个星号,意味着这个策略的选项被改动。这样做并不利用对比和复用。

责任编辑:haq

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • Strategy
    +关注

    关注

    0

    文章

    11

    浏览量

    8193
  • 工程
    +关注

    关注

    0

    文章

    168

    浏览量

    29680
  • Vivado
    +关注

    关注

    19

    文章

    846

    浏览量

    70476

原文标题:Vivado下如何定制Strategy?

文章出处:【微信号:Lauren_FPGA,微信公众号:FPGA技术驿站】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    使用Vivado 2018.2编译E203的mcs文件,遇到的问题求解

    Hi 各位,我尝试使用Vivado 2018.2编译E203的mcs文件,遇到如下两个问题: 1. 按照书中步骤运行,执行完make mcs之后得到的mcs文件与git预编译出来的mcs文件有
    发表于 11-11 06:04

    Hbirdv2vivado2018.3上的仿真工作

    =hbird-e200 CORE=e203 DOWNLOAD=itcm USE_NANO=1 NANO_PFLOAT=0(注意:DOWNLOAD=itcm必须改为itcm,因为vivado仿真时我们
    发表于 10-31 08:43

    Windows10上运行vivado使用tcl文件创建E203项目路径错误的问题

    先按照官方给的开源项目,e203_hbirdv2-masterfpgamcu200t目录下的Makefile内容手动创建vivado工程。 调用.tcl文件的过程,每次进行到
    发表于 10-28 07:19

    VIVADO对NICE进行波形仿真的小问题的解决

    https://www.rvmcu.com/community-topic-id-386.html 以上链接为如何生成.verilog,并在VIVADO中生成波形的例子。我们实践过程,发现了两个
    发表于 10-27 06:41

    vcs和vivado联合仿真

    ; 原因在于:正常的话我们直接点击Compile进行编译就可以了,但是直接编译后会产生systemc的编译错误;是由于vivado2021.2版本与vcs2018的版本不匹配问题造成。ug900
    发表于 10-24 07:28

    vivado上基于二进制码对指令运行状态进行判断

    vivado仿真运行判断状态是否正确。 获取二进制代码 Nucleistudio打开相关项目的Properties,按路径打开C/C++ Build ->setting,找到
    发表于 10-24 06:31

    Nucleistudio+Vivado协同仿真教程

    编译完成后,我们会在工程目录下发现生成了.verilog文件,此即为我们仿真需用到的文件,可以将改文件复制保存在tb目录下 联合仿真 我们前面创建的Vivado工程添加仿真文件
    发表于 10-23 06:22

    如何使用rt-thread studio,使用 定制化的SDK建立工程?

    --target=eclipse生成 rt-thread studio 工程 rt-thread studio,使用sdk Manager 导入配置成功。 配置成功了, 问题: 我如何使用在 rt-thread studio
    发表于 09-26 06:16

    AMD Vivado ChipScope助力硬件调试

    许多硬件问题只有整个集成系统实时运行的过程才会显现出来。AMD Vivado ChipScope 提供了一套完整的调试流程,可在系统运行期间最大限度提升对可编程逻辑的观测能力,助力设计调试。
    的头像 发表于 09-05 17:08 913次阅读

    vivado仿真时GSR信号的影响

    利用vivado进行设计xilinx FPGA时,写完设计代码和仿真代码后,点击run simulation(启动modelsim进行仿真)。
    的头像 发表于 08-30 14:22 1019次阅读
    <b class='flag-5'>vivado</b>仿真时GSR信号的影响

    Vivado无法选中开发板的常见原因及解决方法

    对应的器件信息和约束文件(XDC),大大简化工程初始化流程。然而,某些情况下,我们可能会发现 Vivado 的界面无法选中目标开发板,导致只能手动选择器件。那么,遇到这种情况该如何处理呢?
    的头像 发表于 07-15 10:19 1390次阅读
    <b class='flag-5'>Vivado</b>无法选中开发板的常见原因及解决方法

    如何使用One Spin检查AMD Vivado Design Suite Synth的结果

    本文讲述了如何使用 One Spin 检查 AMD Vivado Design Suite Synth 的结果(以 Vivado 2024.2 为例)。
    的头像 发表于 05-19 14:22 995次阅读
    如何使用One Spin检查AMD <b class='flag-5'>Vivado</b> Design Suite Synth的结果

    一文详解Vivado时序约束

    Vivado的时序约束是保存在xdc文件,添加或创建设计的工程源文件后,需要创建xdc文件设置时序约束。时序约束文件可以直接创建或添加已存在的约束文件,创建约束文件有两种方式:Constraints Wizard和Edit Timing Constraints,
    的头像 发表于 03-24 09:44 4389次阅读
    一文详解<b class='flag-5'>Vivado</b>时序约束

    使用DDS生成三个信号并在Vivado实现低通滤波器

    本文使用 DDS 生成三个信号,并在 Vivado 实现低通滤波器。低通滤波器将滤除相关信号。
    的头像 发表于 03-01 14:31 2447次阅读
    使用DDS生成三个信号并在<b class='flag-5'>Vivado</b><b class='flag-5'>中</b>实现低通滤波器

    AMD Vivado Design Suite IDE的设计分析简介

    本文档涵盖了如何驱动 AMD Vivado Design Suite 来分析和改善您的设计。
    的头像 发表于 02-19 11:22 911次阅读
    AMD <b class='flag-5'>Vivado</b> Design Suite IDE<b class='flag-5'>中</b>的设计分析简介