基于Vivado下怎么找到关键路径？
什么是关键路径？
关键路径分为两类：一类是时序违例的路径，主要是建立时间违例；
另一类是时序没有违例，但逻辑级数较高的路径。当然，第一类路径中可能会包含第二类路径。
对于第一类路径，其违例的原因无外乎逻辑延迟太大、线延迟太大或者时钟Skew太大等。可以根据具体原因对症下药。对于第二类路径，其“副作用”比较明显：
工具牺牲了其他路径换取了这类路径的收敛，最终我们可能会看到时序违例的路径反倒是那些逻辑级数很低甚至为0的路径，而这类路径通常已经没有什么优化空间了。此时，要实现整个设计的时序收敛就变得捉襟见肘了。
因此，在设计早期找到这类路径至关重要。
编辑：jq
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
时钟
+关注
关注
10文章
1479浏览量
130295 -
路径
+关注
关注
0文章
49浏览量
12454
原文标题：Vivado下如何找关键路径？
文章出处：【微信号：Lauren_FPGA，微信公众号：FPGA技术驿站】欢迎添加关注！文章转载请注明出处。
发布评论请先 登录
相关推荐
详解Vivado非工程模式的精细设计过程
将设置设计的输出路径，设置设计输出路径的步骤如下所示。 第一步：如图4.3所示，在“Vivado%”提示符后输入命令“set outputDir ./gate_Created_Data/top_output”。
发表于 04-03 09:34
•71次阅读
如何快速找到PCB中的GND？
如何快速找到PCB中的GND？ 在PCB设计和制作过程中，找到地线（GND）是非常关键的步骤。GND是电子电路中一个非常重要的参考面，它提供了电路中的参考电平，并在电路中提供低噪声的当前路径
VIVADO安装问题解决
vivado出现安装问题刚开始还以为是安装路径包含中文空格了，重装的注意了一下，发现还是这个问题。。。。后来又一顿操作猛如虎，终于发现了问题。出这个问题的原因是vivado压缩包解压的路径
发表于 12-22 10:56
•0次下载
一键获取逻辑设计中的所有跨时钟路径
之前在玩FPGA时，对于一个系统工程，当逻辑电路设计完成之后，一般会先拿给Vivado/Quartus先去跑一般综合，然后去获取所有的跨时钟路径，在ASIC里，基本也是拿EDA工具去分析获取。今儿个搞个小demo，看在SpinalHDL当设计做完后，如何一键提取整个工程里
Vivado设计套件用户:使用Vivado IDE的指南
电子发烧友网站提供《Vivado设计套件用户:使用Vivado IDE的指南.pdf》资料免费下载
发表于 09-13 15:25
•5次下载
Vivado使用指南
Xilinx官网：www.xilinx.com； 2）选中Support菜单下的Downloads&Licensing；3）选择对应系统；2.2Vivado安装（2015.4为例）1）运行
发表于 09-06 17:55
基于 FPGA Vivado 示波器设计（附源工程）
’，点击Next继续；
7.3 在Add or Create Design Sources页面中选择‘Add Files’；
7.4 找到约束文件路径Basys3_workshop
发表于 08-17 19:31
ubuntu下vivado无法识别到mcu200t开发板是什么原因造成的？
请问一下，Vivado无法连接到mcu200t，vivado的界面和开发板连接如下图，vivado的install_driver已安装
发表于 08-12 06:02
何为CPM关键路径法？关键路径算法解释
关键路径法（CriticalPath Method, CPM）是项目管理中最重要的概念之一，是一种基于数学计算的项目计划管理方法，是网络图计划方法的一种。
用 TCL 定制 Vivado 设计实现流程
是同一个设计（Vivado 自带的 Example Design）采用两种模式实现所需使用的不同脚本，更详细的内容可以在 UG975 和 UG835 中找到。需要注意的是，工程模式下的 Tcl 脚本更
发表于 06-28 19:34
FPGA时序分析之关键路径
关键路径通常是指同步逻辑电路中，组合逻辑时延最大的路径（这里我认为还需要加上布线的延迟），也就是说关键路径是对设计性能起决定性影响的时序
发表于 06-21 14:14
•1334次阅读
工商网监
评论