0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

基于Vivado下怎么找到关键路径?

FPGA技术驿站 来源:TeacherGaoFPGAHub 作者:TeacherGaoFPGAHub 2021-07-06 17:22 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

什么是关键路径?

关键路径分为两类:一类是时序违例的路径,主要是建立时间违例;

另一类是时序没有违例,但逻辑级数较高的路径。当然,第一类路径中可能会包含第二类路径。

对于第一类路径,其违例的原因无外乎逻辑延迟太大、线延迟太大或者时钟Skew太大等。可以根据具体原因对症下药。对于第二类路径,其“副作用”比较明显:

工具牺牲了其他路径换取了这类路径的收敛,最终我们可能会看到时序违例的路径反倒是那些逻辑级数很低甚至为0的路径,而这类路径通常已经没有什么优化空间了。此时,要实现整个设计的时序收敛就变得捉襟见肘了。

因此,在设计早期找到这类路径至关重要。

编辑:jq

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 时钟
    +关注

    关注

    11

    文章

    1953

    浏览量

    134552
  • 路径
    +关注

    关注

    0

    文章

    50

    浏览量

    12728

原文标题:Vivado下如何找关键路径?

文章出处:【微信号:Lauren_FPGA,微信公众号:FPGA技术驿站】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    利用 NucleiStudio IDE 和 vivado 进行软硬件联合仿真

    ://www.rvmcu.com/community-topic-id-340.html 6.在vivado新建一个工程,添加所有的rtl代码以及tb。 7.将e203_defines.v设置
    发表于 11-05 13:56

    vivado时序分析相关经验

    vivado综合后时序为例主要是有两种原因导致: 1,太多的逻辑级 2,太高的扇出 分析时序违例的具体位置以及原因可以使用一些tcl命令方便快速得到路径信息
    发表于 10-30 06:58

    在Windows10上运行vivado使用tcl文件创建E203项目路径错误的问题

    软件版本是vivado2020.1,开发板是MCU200T。由于习惯使用了Windows系统所以想在Windows上创建vivado项目进行开发。但是由于Makefile更适合Linux系统,所以
    发表于 10-28 07:19

    win10环境使用vivado生成.bit与.mcs文件

    ,这里介绍一种可以直接在windows环境使用vivado生成system.bit和system.mcs文件的方法。 1.在windows环境安装vivado,准备好e203_hbirdv2工程
    发表于 10-27 08:25

    没有开发板的情况,在Vivado上进行蜂鸟E203的基础内核的drystone跑分

    由于开发板可能不能第一时间拿到手,而这时候我们要开始相关的工作,所以我们需要找到一种方法在没有开发板能够推进进度,本文主要介绍在Vivado进行drystone的仿真跑分。 创建一
    发表于 10-27 06:35

    vivado上进行benchmark跑分(微架构优化之前)

    本文修正了该分享https://www.rvmcu.com/community-topic-id-1266.html 中关于coremark跑分的一点错误。 先找到coremark仿真文件
    发表于 10-24 09:39

    没有开发板的情况,在Vivado上进行蜂鸟E203的基础内核的drystone跑分

    由于开发板可能不能第一时间拿到手,而这时候我们要开始相关的工作,所以我们需要找到一种方法在没有开发板能够推进进度,本文主要介绍在Vivado进行drystone的仿真跑分。 创建一
    发表于 10-24 07:36

    vcs和vivado联合仿真

    我们在做参赛课题的过程中发现,上FPGA开发板跑系统时,有时需要添加vivado的ip核。但是vivado仿真比较慢,vcs也不能直接对添加了vivado ip核的soc系统进行仿真。在这种情况
    发表于 10-24 07:28

    如何在vivado上基于二进制码对指令运行状态进行判断

    vivado仿真运行判断状态是否正确。 获取二进制代码 在Nucleistudio中打开相关项目的Properties,按路径打开C/C++ Build ->setting,找到
    发表于 10-24 06:46

    vivado上基于二进制码对指令运行状态进行判断

    vivado仿真运行判断状态是否正确。 获取二进制代码 在Nucleistudio中打开相关项目的Properties,按路径打开C/C++ Build ->setting,找到
    发表于 10-24 06:31

    vivado仿真时GSR信号的影响

    利用vivado进行设计xilinx FPGA时,写完设计代码和仿真代码后,点击run simulation(启动modelsim进行仿真)。
    的头像 发表于 08-30 14:22 1023次阅读
    <b class='flag-5'>vivado</b>仿真时GSR信号的影响

    STM32CUBEIDE使用UCOS的时候,头文件路径已经添加了,依旧提示未找到路径怎么解决?

    在使用UCOS的时候,头文件路径已经添加了,他依旧提示未找到路径怎么解决
    发表于 07-25 06:28

    Vivado无法选中开发板的常见原因及解决方法

    对应的器件信息和约束文件(XDC),大大简化工程初始化流程。然而,在某些情况,我们可能会发现 Vivado 的界面中无法选中目标开发板,导致只能手动选择器件。那么,遇到这种情况该如何处理呢?
    的头像 发表于 07-15 10:19 1392次阅读
    <b class='flag-5'>Vivado</b>无法选中开发板的常见原因及解决方法

    如何使用One Spin检查AMD Vivado Design Suite Synth的结果

    本文讲述了如何使用 One Spin 检查 AMD Vivado Design Suite Synth 的结果(以 Vivado 2024.2 为例)。
    的头像 发表于 05-19 14:22 996次阅读
    如何使用One Spin检查AMD <b class='flag-5'>Vivado</b> Design Suite Synth的结果

    具身智能工业机器人路径规划算法成为破局关键

    在工业4.0与智能制造深度融合的今天,传统路径规划算法已难以满足动态生产环境的需求。面对复杂场景的高精度避障、实时决策与多任务协同挑战,具身智能工业机器人路径规划算法成为破局关键。作
    的头像 发表于 03-28 15:01 732次阅读