一文详解干法刻蚀中的关键问题

文章来源：学习那些事

原文作者：小陈婆婆

本文介绍了干法刻蚀中遇到的负载效应、微沟槽、离子损伤、表面电荷积累、聚合物残留等问题。

随着半导体器件不断向纳米尺度发展，干法刻蚀技术虽然在方向性控制、高深宽比加工以及复杂三维结构制造方面展现出巨大优势，但与此同时，其工艺复杂性也显著增加。现代等离子体刻蚀已经不再只是简单的材料去除过程，而是涉及等离子体输运、表面化学、离子动力学以及界面物理等多因素耦合的复杂体系。在实际制造过程中，即使刻蚀系统本身具备较高稳定性，仍然可能由于局部反应物分布、离子轨迹变化以及聚合物沉积等问题，引发一系列工艺缺陷。这些问题不仅影响刻蚀均匀性，还会直接决定器件性能、良率以及长期可靠性，因此也是先进工艺开发中的重点研究方向。

负载效应

在干法刻蚀中，最典型的问题之一便是负载效应(Loading Effect)。所谓负载效应，本质上是由于等离子体中活性反应物有限，而不同区域对反应物的消耗程度存在差异，从而导致刻蚀速率出现空间不均匀现象。随着晶圆尺寸从200 mm发展至300 mm甚至更大尺寸，负载效应对于全片均匀性的影响愈发明显。

宏观负载效应主要体现在整个反应腔尺度上。当腔室内同时放入更多晶圆，或者晶圆表面暴露出更大面积待刻蚀区域时，等离子体中的活性自由基会被快速消耗，从而导致局部刻蚀剂浓度下降。由于刻蚀速率与活性粒子浓度密切相关，因此整体刻蚀速率会随着负载增加而降低。这种现象在以化学反应为主导的等离子体刻蚀中尤为明显。例如在氟基等离子体刻蚀硅或氧化硅过程中，如果自由基供应不足，不同晶圆之间甚至同一晶圆不同区域都可能出现明显速率偏差，最终导致线宽变化与结构尺寸漂移。

相比之下，微观负载效应则更多表现为局部几何结构依赖性，因此也被称为“几何依赖刻蚀”或“长宽比依赖刻蚀(ARDE)”。在高深宽比结构中，随着沟槽宽度不断减小，刻蚀速率往往明显下降。这是因为窄沟槽内部会形成局部停滞层，反应物难以有效输运到底部，而挥发性产物也不易及时排出。此外，深沟槽侧壁还可能对离子与自由基形成几何遮挡，使有效粒子通量进一步下降。

这一问题在先进逻辑器件、3D NAND以及TSV硅通孔制造中尤为突出。例如在超高深宽比沟槽刻蚀过程中，即使沟槽开口尺寸仅存在数纳米差异，也可能导致最终刻蚀深度出现显著变化。因此，现代高端刻蚀系统通常需要通过脉冲气体输运、低压高密度等离子体以及动态偏压调制等方式，提高深沟槽内部的反应物输运能力，从而减弱ARDE效应。

微沟槽

除了负载效应之外，微沟槽(Microtrenching)同样是高方向性干法刻蚀中的典型问题。该现象主要出现在以高能离子轰击为主导的刻蚀体系中。当离子沿垂直方向轰击沟槽底部时，一部分离子会在侧壁发生反射，并再次撞击沟槽底角区域。由于局部离子通量在底角处增强，导致该区域刻蚀速率明显高于中心区域，最终在沟槽边缘形成细小凹槽结构。

微沟槽现象在深硅刻蚀与介质层加工中较为常见，其危害不仅体现在结构形貌恶化，更可能导致后续金属填充不完整、局部电场集中以及器件可靠性下降。尤其在先进FinFET与GAAFET结构中，微沟槽甚至可能影响栅极包覆均匀性。因此，现代工艺开发通常会通过优化离子入射角度、降低偏压能量或引入侧壁钝化机制减弱离子反射效应。

离子损伤

离子损伤则是干法刻蚀中另一个难以完全避免的问题。虽然离子轰击是实现高各向异性刻蚀的重要基础，但高能离子同样会破坏材料晶格结构，引发表面缺陷、界面态以及电荷积累问题。在MOS器件中，这种损伤可能直接导致栅氧化层陷阱增加，从而恶化阈值电压稳定性与漏电性能。而在高k介质与超薄栅氧化层结构中，由于材料本身对等离子体损伤更加敏感，离子轰击甚至可能造成不可逆界面退化。

表面电荷积累

此外，在深沟槽与复杂三维结构中，表面电荷积累还会进一步改变局部电场分布。当绝缘侧壁积累静电荷后，离子运动轨迹会受到偏转，导致刻蚀方向发生局部变化，从而引发刻蚀不均匀、侧壁倾斜甚至局部塌陷等问题。这种现象在先进绝缘介质刻蚀以及高深宽比结构加工中尤其明显，因此近年来低能离子刻蚀、脉冲等离子体以及中性束刻蚀等低损伤技术逐渐成为研究热点。

聚合物残留

在实际工艺中，不需要的聚合物残留也是影响刻蚀质量的重要问题之一。很多高各向异性刻蚀工艺本身就依赖聚合物侧壁保护机制，例如Bosch DRIE工艺中的氟碳聚合层沉积。但如果聚合物沉积与去除之间失去平衡，残余聚合物便可能附着于侧壁、沟槽底部甚至金属表面，形成所谓“Etch Residue”。

这些残留聚合物不仅会影响后续薄膜沉积与金属填充，还可能在高温工艺中分解形成碳污染，进一步降低界面可靠性。尤其在先进铜互连与EUV工艺中，纳米尺度残留物都可能造成严重良率问题。因此，在现代工艺流程中，干法刻蚀后通常需要增加专门的去残留步骤，例如氧等离子体灰化、湿法化学清洗以及远程等离子体表面处理等，以实现对聚合物和副产物的彻底去除。

近年来，随着器件结构逐渐向三维化与原子尺度演进，传统刻蚀缺陷问题也正在呈现新的特征。例如在GAAFET与3D NAND制造中，超高深宽比结构会进一步放大ARDE与离子散射效应;而在二维半导体与先进存储器中，等离子体损伤甚至可能直接改变材料电子结构。因此，当前先进刻蚀技术的发展方向，已经从单纯追求“更快刻蚀速率”逐渐转向“更精准的界面与缺陷控制”。

总体来看，干法刻蚀中的各种工艺问题，本质上来源于等离子体、离子输运以及表面反应之间的复杂耦合关系。随着半导体制造进入埃米级工艺时代，如何在保证高方向性与高选择性的同时，实现低损伤、高均匀性以及低缺陷加工，已经成为先进刻蚀技术持续发展的核心挑战。