0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

可绕过EUV量产5nm!佳能CEO:纳米压印设备无法卖到中国!

旺材芯片 来源:EETOP 2023-11-23 16:14 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

11月6日消息,据彭博社报道,佳能公司正计划将其新的基于“纳米压印”技术的芯片制造设备的价格定为ASML的EUV***的1/10。由于该设备可以用于制造5nm尖端制程芯片,且不是基于光学技术,或将成为中国绕过美国限制来制造尖端制程芯片的可行方案。但是,佳能首席执行官三井藤夫在采访中表示,该设备无法出口到中国。

尖端制程严重依赖EUV***

总部位于荷兰的ASML是目前全球最大的***厂商,同时也是全球唯一的极紫外光刻设备供应商。EUV***是目前世界上最先进的芯片制造设备,每台成本高达数亿美元。

虽然目前在***市场,还有尼康和佳能这两大供应商,但是这两家厂商的产品主要都是被用于成熟制程芯片的制造,全球市场份额仅有10%左右,ASML一家占据了90%的市场份额,并垄断了尖端的EUV***的供应。

目前7nm以下的先进制程芯片的大规模生产主要都是依赖于ASML的EUV***,但只有少数现金充裕的公司才有能力投资购买这些EUV***。

即便如此,EUV***仍因为其在尖端芯片制造供应链中的关键地位而一直受到出口管制审查。多年前,美国就有向其盟友——荷兰施压,要求其限制EUV设备出口到中国。今年6月30日,荷兰政府正式出台了新的半导体出口管制措施,ASML被禁止向中国客户出口EUV系统以及先进的浸没式DUV系统。

这也意味着中国想要突破到5nm,甚至更尖端的制程工艺将会面临极大的困难。

绕过EUV,佳能纳米压印技术可量产5nm

今年10月中旬,佳能公司宣布开始销售基于“纳米压印”(Nanoprinted lithography,NIL)技术的芯片生产设备 FPA-1200NZ2C。佳能表示,该设备采用不同于复杂的传统光刻技术的方案,可以制造5nm芯片。

此前佳能一直专注于制造不太先进***产品。直到2014年,佳能收购了Molecular Imprints股份有限公司,开始押注纳米压印技术

近十年来,佳能一直在与日本光罩等半导体零组件制造商大日本印刷株式会社(DNP)和存储器芯片制造商铠侠(Kioxia)合作研发纳米压印工艺。该技术可以不使用EUV***,就能使制程技术推进到5nm。

佳能表示,这套生产设备的工作原理和行业领导者 ASML 的***不同,其并不利用光学图像投影的原理将集成电路的微观结构转移到硅晶圆上,而是更类似于印刷技术,直接通过压印形成图案。

f3503082-7ea4-11ee-939d-92fbcf53809c.jpg

相较于目前已商用化的EUV光刻技术,尽管纳米压印技术的芯片制造速度要比传统光刻方式慢,但铠侠在2021年就曾表示,纳米压印技术可大幅减少耗能,并降低设备成本。原因在于纳米压印技术的制程较为简单,耗电量可压低至EUV 技术的10%,并让设备投资降低至仅有EUV设备的40%。

佳能首席执行官三井藤夫在最新的采访中表示,这项新的纳米压印技术将为小型半导体制造商生产先进芯片开辟一条道路。“价格将比ASML的EUV***低一位数(即仅有10%)”这位88岁的老人上一次退出日常运营是在2016年,现在是他第三次担任佳能公司总裁。他补充说,佳能尚未做出最终定价决定。

另外,纳米压印设备还可以使得芯片制造商降低对于ASML的EUV***的依赖,使得台积电、三星等晶圆代工厂可以有第二个路线选择,可以更灵活的为客户生产小批量芯片。甚至,芯片设计厂商可以不依赖于晶圆代工厂来自己生产小批量的芯片。

因为NAND闪存的图形更为简单,因为其采取是多层几乎相同的层的堆叠,所以更容易适应基于纳米压印的技术制程。铠侠数年前就表示,已解决纳米压印的基本技术问题,正在进行量产技术的推进工作,希望能较其他竞争对手率先引入到NAND 生产当中。但随后的消息显示,铠侠在对纳米压印技术进行测试之后,遭到了潜在客户提出的投诉,认为产品缺陷率较高,最后并未实际应用。

另外,相对于更为复杂的,逻辑芯片来说,应用纳米压印技术的来制造还是面临着很多的挑战。不过,佳能在推动纳米技术量产NAND的同时,也致力于将纳米压印量产技术广泛的应用于制造DRAM 及PC 用的CPU 等逻辑芯片的设备上,以在未来供应多的半导体制造商,也希望能应用于手机应用处理器等最先进制程上。

据了解,佳能目前正在日本东京北部的宇都宫建造20年来第一家新的光刻设备工厂,将于2025年上线。

佳能最新发布的这套纳米压印设备可以应用于最小14平方毫米的硅晶圆,从而可以生产相当于5nm工艺的芯片。佳能表示会继续改进和发展这套系统,未来有望用于生产 2nm 芯片。

对于纳米压印技术市场前景,三井藤夫说:“我不认为纳米压印技术会超过EUV,但我相信这将创造新的机会和需求。我们已经接到了很多客户的咨询。”

纳米压印设备无法出口到中国

受美国及荷兰出台对于先进半导体设备的出口管制影响,国内业界对于佳能最新推出基于纳米压印技术的芯片制造设备可以绕过EUV生产5nm充满了兴趣,认为这可能会是一条能够绕过美国限制制造更先进制程芯片的路径。

虽然在今年7月日本实施了新的半导体出口管制措施,限制了可以被用于先进制程的浸没式***的出口,其中似乎并未新增对于限制基于纳米压印技术的***的出口。

但是事实上,芯智讯查阅日本的出口管制清单,当中就有限制“可实现45nm以下线宽的压印光刻装置”。

佳能CEO三井藤夫也在最新的采访中表示,佳能可能无法将这些(基于纳米压印技术的)芯片制造设备出口到中国。“我的理解是,任何超过14nm技术的出口都是被禁止的,所以我认为我们无法销售。”

日本经济省的一名官员表示,他无法评论出口限制将如何影响特定的公司或产品。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 存储器
    +关注

    关注

    39

    文章

    7714

    浏览量

    170799
  • 光刻机
    +关注

    关注

    31

    文章

    1196

    浏览量

    48724
  • EUV
    EUV
    +关注

    关注

    8

    文章

    614

    浏览量

    88512

原文标题:可绕过EUV量产5nm!佳能CEO:纳米压印设备无法卖到中国!

文章出处:【微信号:wc_ysj,微信公众号:旺材芯片】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    俄罗斯亮剑:公布EUV光刻机路线图,挑战ASML霸主地位?

    了全球 EUV 光刻设备市场,成为各国晶圆厂迈向 7nm5nm 乃至更先进制程绕不开的 “守门人”。然而,近日俄罗斯科学院微结构物理研究所公布的一份国产
    的头像 发表于 10-04 03:18 9358次阅读
    俄罗斯亮剑:公布<b class='flag-5'>EUV</b>光刻机路线图,挑战ASML霸主地位?

    中国首颗全功能空间计算芯片发布 极智G-X100 5nm工艺

    ,极智G-X100采用5nm工艺,chiplet架构。彩色透视端到端延迟仅为9毫秒,创下全球最低延迟纪录。
    的头像 发表于 11-29 10:59 1700次阅读
    <b class='flag-5'>中国</b>首颗全功能空间计算芯片发布 极智G-X100 <b class='flag-5'>5nm</b>工艺

    2分钟压印周期,良率将冲95%!魔飞光电如何破解光波导量产困局

    Display。作为AI智能眼镜行业的风向标,Meta新一代AI眼镜的发布将推动光波导技术迈向消费级应用。然而,光波导量产仍受限于产能不足与成本高昂。此时,纳米压印技术凭借高效精密的特性,
    的头像 发表于 09-22 02:38 1w次阅读
    2分钟<b class='flag-5'>压印</b>周期,良率将冲95%!魔飞光电如何破解光波导<b class='flag-5'>量产</b>困局

    【「AI芯片:科技探索与AGI愿景」阅读体验】+半导体芯片产业的前沿技术

    %。至少将GAA纳米片提升几个工艺节点。 2、晶背供电技术 3、EUV光刻机与其他竞争技术 光刻技术是制造3nm5nm等工艺节点的高端半导体芯片的关键技术。是将设计好的芯片版图图形转
    发表于 09-15 14:50

    国产首台28 纳米关键尺寸电子束量测量产设备出机

    8月15日,国产首台28纳米关键尺寸电子束量测量产设备在锡成功出机。市委书记杜小刚,中国工程院院士丁文江、庄松林、董绍明,中国科学院院士张泽
    的头像 发表于 08-19 16:17 540次阅读
    国产首台28 <b class='flag-5'>纳米</b>关键尺寸电子束量测<b class='flag-5'>量产</b><b class='flag-5'>设备</b>出机

    佳能9月启用新光刻机工厂,主要面向成熟制程及封装应用

    与成熟制程市场提供更多设备产能支持。 据介绍,这座新工厂是佳能在 2023 年开始动工建设的,并可能使用自家开发的 Nanoimprint (纳米压印) 技术,总投资额超过 500 亿
    的头像 发表于 08-04 17:39 580次阅读

    今日看点丨蔚来自研全球首颗车规5nm芯片!;沃尔沃中国区启动裁员计划

    1. 蔚来自研全球首颗车规5nm 芯片!将对全行业开放   据了解,李斌在直播中介绍了蔚来自研神玑NX9031芯片,他表示:“这是全球首颗车规5nm的智驾芯片,这个应该说是量产非常不容易的,要能支持
    发表于 07-08 10:50 1965次阅读

    压电纳米定位系统如何重塑纳米压印精度边界

    的问题,还存在工艺复杂度大幅增加的瓶颈。而纳米压印技术凭借其在高分辨率加工、低成本生产以及高量产效率等方面的显著优势,正逐步成为下一代微纳制造领域的核心技术之一。 (注:图片来源于网络) 一、
    的头像 发表于 06-19 10:05 649次阅读
    压电<b class='flag-5'>纳米</b>定位系统如何重塑<b class='flag-5'>纳米</b><b class='flag-5'>压印</b>精度边界

    Cadence UCIe IP在Samsung Foundry的5nm汽车工艺上实现流片成功

    我们很高兴能在此宣布,Cadence 基于 UCIe 标准封装 IP 已在 Samsung Foundry 的 5nm 汽车工艺上实现首次流片成功。这一里程碑彰显了我们持续提供高性能车规级 IP 解决方案‌的承诺,满足新一代汽车电子和高性能计算应用的严格要求。
    的头像 发表于 04-16 10:17 743次阅读
    Cadence UCIe IP在Samsung Foundry的<b class='flag-5'>5nm</b>汽车工艺上实现流片成功

    EUV光刻技术面临新挑战者

      EUV光刻有多强?目前来看,没有EUV光刻,业界就无法制造7nm制程以下的芯片。EUV光刻机也是历史上最复杂、最昂贵的机器之一。
    的头像 发表于 02-18 09:31 1879次阅读
    <b class='flag-5'>EUV</b>光刻技术面临新挑战者

    纳米压印技术:开创下一代光刻的新篇章

    光刻技术对芯片制造至关重要,但传统紫外光刻受衍射限制,摩尔定律面临挑战。为突破瓶颈,下一代光刻(NGL)技术应运而生。本文将介绍纳米压印技术(NIL)的原理、发展、应用及设备,并探讨其在半导体制造中
    的头像 发表于 02-13 10:03 3316次阅读
    <b class='flag-5'>纳米</b><b class='flag-5'>压印</b>技术:开创下一代光刻的新篇章

    纳米管在EUV光刻效率中的作用

    数值孔径 EUV 光刻中的微型化挑战 晶体管不断小型化,缩小至 3 纳米及以下,这需要完美的执行和制造。在整个 21 世纪,这种令人难以置信的缩小趋势(从 90 纳米到 7 纳米及更小
    的头像 发表于 01-22 14:06 1030次阅读
    碳<b class='flag-5'>纳米</b>管在<b class='flag-5'>EUV</b>光刻效率中的作用

    纳米压印光刻技术旨在与极紫外光刻(EUV)竞争

    来源:John Boyd IEEE电气电子工程师学会 9月,佳能交付了一种技术的首个商业版本,该技术有朝一日可能颠覆最先进硅芯片的制造方式。这种技术被称为纳米压印光刻技术(NIL
    的头像 发表于 01-09 11:31 1113次阅读

    消息称台积电3nm5nm和CoWoS工艺涨价,即日起效!

    )计划从2025年1月起对3nm5nm先进制程和CoWoS封装工艺进行价格调整。 先进制程2025年喊涨,最高涨幅20% 其中,对3nm5nm等先进制程技术订单涨价,涨幅在3%到8
    的头像 发表于 01-03 10:35 1021次阅读

    日本首台EUV光刻机就位

    本月底完成。 Rapidus 计划 2025 年春季使用最先进的 2 纳米工艺开发原型芯片,于 2027 年开始大规模生产芯片。 EUV 机器结合了特殊光源、镜头和其他技术,形成超精细电路图案。该系统体积小,不易受到振动和其他
    的头像 发表于 12-20 13:48 1403次阅读
    日本首台<b class='flag-5'>EUV</b>光刻机就位