0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

新思科技3DIC Compiler获得三星多裸晶芯集成工艺流程的认证

新思科技 来源:新思科技 2023-09-14 09:38 次阅读

新思科技认证的多裸晶芯片系统设计参考流程和安全的Die-to-Die IP解决方案,加速了三星SF 5/4/3工艺和I-Cube及X-Cube技术的设计和流片成功。

新思科技3DIC Compiler是统一的多裸晶芯片封装探索、协同设计和分析的平台,已经获得三星多裸晶芯集成工艺流程的认证。

全面和可扩展的新思科技多裸晶芯片系统能够实现从早期设计探索到芯片生命周期管理全流程的快速异构集成。

新思科技(Synopsys)近日宣布,与三星晶圆厂(以下简称为“三星”)深化合作,助力芯片制造商针对三星先进工艺加速设计2.5D和3D多裸晶芯片系统。此次合作解决了高性能计算、人工智能、汽车和智能手机等计算密集型应用,对于多裸晶芯片系统的关键需求。基于新思科技一系列全球领先的经认证EDA参考流程组合,包括新思科技3DIC Compiler和用于Die-to-Die互连的UCIe IP,和三星I-Cube和X-Cube技术,双方客户可以在三星5纳米、4纳米和3纳米工艺上加速开发多裸晶芯片系统。

在当前数据驱动的世界中,计算密集型工作负载对客户提出了严苛的PPA要求,即使在最先进的工艺技术下也是如此。新思科技和三星协同优化从早期设计开发到完整的系统实施、签核分析和IP就绪的多裸晶芯片设计。我们紧密合作推出了行业领先的生产力解决方案,为共同客户缩短周转时间并降低成本。

Sangyun Kim

晶圆代工事业部设计技术团队副总裁

三星电子

开发者可以通过UCIe和先进的扇出型晶圆级封装等Die-to-Die互连标准,将不同节点的多颗裸晶集成到单个封装内,能够满足计算密集型芯片设计严苛的性能要求并加快上市时间。此外,新思科技覆盖2.5D和3D芯片堆叠及先进封装的多裸晶芯片解决方案还可支持三星I-Cube和X-Cube技术。多裸晶芯片系统极具灵活性,可以高效满足自动驾驶和高性能计算等需要多任务优化的应用。

开发者在先进工艺节点上开发数据密集型应用的高性能系统时,面临着全新的芯片复杂度挑战。新思科技与三星在开发UCIe IP和经认证EDA流程上强强联手,从而通过三星先进工艺节点和多裸晶集成流程满足多裸晶芯片系统开发的新兴需求。

Sanjay Bali

EDA 事业部产品管理和战略副总裁

新思科技

作为新思科技广泛数字设计系列产品的重要组成部分,新思科技3DIC Compiler可支持三星全新3D CODE标准。它与新思科技Fusion Compiler和人工智能驱动设计的Synopsys.ai系列技术相结合后,能够实现片上系统(SoC)到多裸晶芯片系统的统一协同优化。Ansys Redhawk-SC Electrothermal多物理场技术与新思科技3DIC Compiler紧密集成,解决了多裸晶芯片系统的功耗和热签核问题。

为了简化开发工作并降低集成风险,针对三星的先进工艺技术,新思科技携手三星共同开发UCIe IP等多裸晶芯片系统IP。

审核编辑:彭菁

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片
    +关注

    关注

    454

    文章

    50591

    浏览量

    422752
  • 新思科技
    +关注

    关注

    5

    文章

    792

    浏览量

    50331
  • 工艺流程
    +关注

    关注

    7

    文章

    106

    浏览量

    16270
  • 三星
    +关注

    关注

    1

    文章

    1512

    浏览量

    31169

原文标题:新思科技和三星强强联手,加速先进工艺下多裸晶芯片系统设计

文章出处:【微信号:Synopsys_CN,微信公众号:新思科技】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    圆的制备流程

    本文从硅片制备流程为切入点,以方便了解和选择合适的硅圆,硅圆的制备工艺流程比较复杂,加工工序而长,所以必须严格控制每道工序的加工质量,
    的头像 发表于 10-21 15:22 227次阅读

    TAS3251工艺流程

    电子发烧友网站提供《TAS3251工艺流程.pdf》资料免费下载
    发表于 09-14 10:21 0次下载
    TAS3251<b class='flag-5'>工艺流程</b>

    思科技7月份行业事件

    思科技宣布推出面向英特尔代工EMIB先进封装技术的可量产芯片设计参考流程,该流程采用了S
    的头像 发表于 08-12 09:50 559次阅读

    思科技携手英特尔推出可量产Multi-Die芯片设计解决方案

    提供了一个统一的协同设计与分析解决方案,通过新思科3DIC Compiler加速从芯片到系统的各个阶段的
    的头像 发表于 07-16 09:42 556次阅读

    思科技引领EMIB封装技术革新,推出量产级芯片设计参考流程

    ,即面向英特尔代工服务中的EMIB(嵌入式芯片互连桥接)先进封装技术,成功推出了可量产的芯片设计参考流程。这一里程碑式的成果,不仅彰
    的头像 发表于 07-11 09:47 473次阅读

    思科技面向英特尔代工推出可量产的芯片设计参考流程,加速芯片创新

    3DIC Compiler协同设计与分析解决方案结合新思科技IP,加速英特尔代工EMIB技术的异构集成 摘要: 新思科技人工智能(AI)驱动
    发表于 07-09 13:42 776次阅读

    三星与新思科技携手,备战2nm工艺量产

    在全球半导体行业迈向更高精度和更小尺寸的征途上,三星与新思科技近日宣布了一项重要的合作。这一合作旨在确保三星的2nm制造工艺能够顺利实现量产,并在市场中占据领先地位。
    的头像 发表于 06-20 09:22 481次阅读

    思科技与台积公司深度合作,推动芯片设计创新

     新思科技EDA事业部战略与产品管理副总裁Sanjay Bali表示:“新思科技在可投产的EDA流程和支持3Dblox标准的3DIC
    的头像 发表于 05-11 16:25 419次阅读

    思科技面向台积公司先进工艺加速下一代芯片创新

    套件赋能可投产的数字和模拟设计流程能够针对台积公司N3/N3P和N2工艺,助力实现芯片设计成功,并加速模拟设计迁移。 新思科技物理验证解决方
    发表于 05-11 11:03 431次阅读
    新<b class='flag-5'>思科</b>技面向台积公司先进<b class='flag-5'>工艺</b>加速下一代芯片创新

    思科技与英特尔深化合作,以新思科技IP和经Intel 18A工艺认证的EDA流程加速先进芯片设计

    ; 新思科技广泛的高质量 IP组合降低集成风险并加快产品上市时间,为采用Intel 18A 工艺的开发者提供了竞争优势; 新思科3DIC
    发表于 03-05 10:16 341次阅读

    三星第二代3nm工艺开始试产!

    据报道,三星预计在未来6个月时间内,让SF3工艺良率提高到60%以上。三星SF3工艺会率先应用
    的头像 发表于 01-29 15:52 629次阅读

    思科技携手台积公司推出“从架构探索到签核” 统一设计平台

    思科3DIC Compiler集成3Dblox 2.0标准,可用于异构集成和“从架构探索到
    的头像 发表于 01-12 13:40 509次阅读
    新<b class='flag-5'>思科</b>技携手台积公司推出“从架构探索到签核” 统一设计平台

    传统封装工艺流程简介

    圆制作完成后,会出货给封装厂,封装厂再将一粒粒的芯片封装起来。我这里所说的传统封装是指以打线为主的封装方式,比如DIP,QFP,SOP,QFN等,不包括倒装。这里就简单介绍一下传统封装的工艺流程工艺特点。
    的头像 发表于 01-05 09:56 1743次阅读
    传统封装<b class='flag-5'>工艺流程</b>简介

    SMT贴片加工工艺流程

    SMT贴片加工工艺流程
    的头像 发表于 12-20 10:45 1155次阅读

    不同PCBA工艺流程的成本与报价介绍

    PCBA工艺流程其实有很多种,不同种工艺流程有不同的生产技术,因而在实际生产加工过程中所产生的成本不同,报价也不一样。
    的头像 发表于 12-14 10:53 917次阅读