大突破！三星产出10nm以下DRAM

电子发烧友网报道（文/李弯弯）近日消息，三星电子已经成功产出全球首个10纳米以下制程的DRAM工程裸晶（Working Die）。这一里程碑式的成果，标志着DRAM制造工艺首次正式迈入个位数纳米时代，其实际电路线宽据估算仅为9.5至9.7纳米，彻底打破了长期困扰行业的“10纳米魔咒”。

所谓“工程裸晶”，是指在研发阶段从晶圆上切割下来后，能够按设计正常运行的芯片。它的成功产出，意味着三星在10a工艺上的设计与制造流程已实现基本一致性，为后续的良率提升、可靠性验证乃至最终量产铺平了道路。根据三星的规划，公司将在2026年完成10a DRAM的开发，2027年进行严格的质量测试，并目标在2028年将其导入量产生产线。

10a是什么？在三星等厂商的命名体系里，工艺进入10 - 19纳米区间后，因物理微缩难度增大，实际线宽缩小幅度变小，行业便采用10纳米级概念。该工艺按1x、1y、1z、1a、1b、1c、1d顺序迭代，前六代实际线宽多在10纳米以上，1d作为第七代是“极限优化版”，线宽在10nm左右。而第八代10a紧跟其后，首次将实际电路线宽缩小到10纳米之下。

三星的突破性技术：4F²架构与VCT

三星此次能够率先捅破10纳米的窗户纸，并非依赖于单一技术的改进，而是一场涉及架构、结构和材料的系统性革新。

首先是4F²单元架构。长期以来，DRAM行业普遍采用6F²（3F×2F）的矩形单元布局，其中“F”代表工艺的最小特征尺寸。然而，随着制程不断微缩，这种传统结构已逼近物理极限。三星的10a工艺则大胆地将单元面积压缩至4F²（2F×2F）的正方形结构。这一变革的意义非凡，理论上，在同等大小的芯片上，4F²架构能比6F²架构多集成30%至50%的存储单元，直接转化为更高的存储容量、更快的数据吞吐速度和更低的运行功耗。

实现这一高密度架构的关键，在于垂直通道晶体管（VCT）技术。在传统DRAM中，晶体管和电容器是水平并列排布的，当单元面积不断缩小时，元件便面临“无处安放”的窘境。VCT技术通过结构创新，将电荷存储电容器直接堆叠在晶体管的上方，从二维平面布局转向了三维立体布局。这不仅极大地节省了占地面积，还有效缓解了晶体管微缩时常见的短沟道效应，确保了器件的可靠性。

为了支撑上述架构变革，三星在材料和集成工艺上也进行了大胆尝试。为了在缩小的单元中有效抑制漏电流并确保数据稳定保持，三星将晶体管的沟道材料从传统的硅（Si）替换为铟镓锌氧化物（IGZO）。此外，为了进一步榨干空间，三星采用了“单元下外围电路”（PUC）方案。该方案将负责控制和读写的复杂外围电路单独制造在另一片晶圆上，再通过先进的晶圆对晶圆混合键合技术，将其无缝连接到存储单元阵列的下方，实现了空间利用的最大化。

行业竞逐：SK海力士、美光与中国厂商的路线选择

三星的率先突围，无疑给其竞争对手带来了巨大压力，而其他几家厂商的策略有所不同。

作为韩国另一大存储巨头，SK海力士的技术路线与三星高度相似，但节奏上稍显滞后。业界消息显示，SK海力士计划在下一代10b节点，而非10a节点，引入4F²架构和VCT技术。这意味着在10a这一代，三星将拥有显著的技术代差优势。不过，SK海力士也面临着如何高效制造PUC架构中外围电路的挑战，是需要自建产能还是寻求代工合作，将是其后续决策的关键。

相比之下，美国厂商美光科技（Micron）则显得更为保守。面对平面微缩带来的巨大技术挑战和成本投入，美光选择了一条更为稳健的路径，即尽可能延长现有6F²架构的使用寿命，暂不急于跟进4F²和VCT技术。这种策略可以帮助美光规避技术变革初期的风险，但也可能使其在未来几代产品的性能竞争中处于不利地位。

最引人注目的变量来自中国DRAM厂商。由于在获取极紫外光刻（EUV）设备方面受到限制，中国厂商难以在三星主导的平面制程微缩赛道上与其正面抗衡。因此，他们选择了一条“换道超车”的战略——直接布局3D DRAM技术。行业共识认为，一旦DRAM实现三维堆叠，便可像NAND闪存一样，使用相对成熟的光刻设备生产出性能先进的产品。这不仅是规避EUV限制的可行方案，更是面向未来的终极技术方向。

为何要突破10纳米？AI驱动的存储军备竞赛

各大存储厂商为何不惜重金，争相突破10纳米制程？其核心驱动力来自人工智能（AI）带来的吞噬式需求。

当前，全球正掀起一场AI军备竞赛，AI服务器对高性能存储的需求呈爆炸式增长。一台AI服务器的DRAM需求量是普通服务器的8到10倍，而作为AI算力核心组件的高带宽内存（HBM），其需求量更是翻了数十倍。据统计，2026年全球已有超过53%的内存产能被AI数据中心所占据。AI已成为存储市场最强劲的增长引擎。

在这一背景下，突破10纳米制程具有双重战略意义。首先是性能提升。更先进的制程意味着更高的存储密度、更快的数据传输速度和更低的功耗，这对于需要处理海量数据、进行复杂计算的AI训练和推理至关重要。其次是成本控制。在单位面积的芯片上集成更多的存储单元，可以有效降低每比特成本，在价格波动剧烈的存储市场中占据成本优势。

对于三星而言，此次技术突破不仅是满足市场需求，更是为了巩固其市场领导地位。通过率先定义10纳米以下的技术路线图，三星旨在将其在DRAM领域的市场垄断地位，从单纯的市占率优势“焊死”到技术规则层面，为未来5到8年的行业竞争设定对自己有利的赛道。

写在最后

三星成功产出10a DRAM工程裸晶，无疑是DRAM平面微缩技术的一次重大胜利。它向世界证明，通过架构、结构和材料的协同创新，传统平面DRAM的物理极限仍有很大的挖掘空间。

然而，这场胜利也揭示了行业的未来走向。三星的规划清晰地表明，4F²和VCT技术将贯穿10a、10b、10c三代工艺，而从10d节点开始，将全面转向3D DRAM。这等于三星自己也承认，3D架构才是DRAM技术的终极发展方向。

当前的存储产业格局正变得愈发清晰：三星正铆足全力，在平面制程的“终局”里将技术“卷”到极致，以获取AI时代最大的红利；而以中国厂商为代表的新兴力量，则选择绕过传统壁垒，直接奔向3D DRAM的“终局”。这场技术路线的战略分野，或许将重塑未来全球存储产业的竞争版图。三星赢得了当下，但未来，仍有无限可能。