电子发烧友网报道(文/周凯扬)到了3nm这个工艺节点之后,单靠现有的0.33NA EUV光刻机就很难维系下去了。为了实现2nm乃至未来的埃米级工艺,将晶体管密度推向1000MTr/mm2,全面投入使用高NA EUV光刻机已经势在必行了。据了解,一台高NA EUV的光刻机成本就可能达到3.2亿美元,这样一个天价的光刻系统究竟能带来哪些优势,又存在哪些挑战呢?
规模和密度的平衡,我们为什么需要高NA光刻机?
从今年发布的不少新品来看,即便工艺没有太大的变化,芯片的性能仍在稳步提升,有的是从架构上找到了创新,有的选择了改善带宽之类的性能。但我们也都能看出,其中有一部分产品选择了走大规模的路线,比如苹果的M1 Ultra。这种方式虽然增加了功耗,但对于那些对功耗并不敏感的产品来说,似乎也是可行的一种思路,那么我们真的有必要用到更贵的高NA EUV光刻机进一步提升密度吗?
这个问题的答案其实不言而喻了,英特尔、台积电等晶圆厂提前预订的高NA EUV光刻机订单已经证明了它的重要性。归根结底还是我们的晶体管密度需求仍在不断攀升,但我们需要明白这个需求并不是线性增长的。
新世纪的20年代,很可能成为深度技术发展的黄金十年,比如边缘AI芯片、基于CMOS的NIR/SWIR成像器、光电集成的片上激光雷达等等。你可以说推动工艺发展最大的功臣是智能手机芯片,但其他应用对高密度的需求同样不可小觑,因为这对它们来说也就意味着更高的存储容量和带宽、更高的算力。
如今的深度学习在大规模模型的爆发下,所需算力每几个月就会翻一番,但现在能效比已经成了优先级更高的指标,要想同时满足性能和算力的话,主要方法有四种:一是换一种系统级计算架构,比如DSA架构;二是充分利用3D设计,也就是我们常说的3D封装和堆叠技术;三是从晶体管架构上创新,譬如纳米管、纳米片、CFET和原子沟道等;第四个则是目前看来最快捷的一条路线,通过光刻技术的发展直接提升密度。
高NA光刻机带来的优势
固然高NA EUV光刻机能够让我们挺进下一工艺节点,但它带来的好处并不只是增加晶体管密度。先从技术价值上来说,0.55的大数值孔径与0.33相比,可以实现尺寸减小2/5的特征图形,将密度提升2.9倍。其次,高NA EUV光刻机带来了更高的成像对比度,从而极大改善线宽均匀性,在更少的光刻胶剂量下实现更少的条纹变化。
光刻机晶体管密度的变化趋势 / ASML
对于使用光刻机的晶圆厂来说,以上的优势减少了多重光刻的需要,也减少了光刻胶的剂量使用,从而降低了整体成本。其次,由于工序的简化,曝光后光刻胶图形边缘与设计图形之间的边缘放置误差也一并减少了。这也一并导致了掩膜处理周期的减少,极大提高整个晶圆厂的运转效率。
有突破就有挑战
既然高NA EUV光刻机有这么多好处,ASML为何还不加快进度将其造出来,而是要等到2024年才能出货呢?答案是目前看来,这类光刻机的制造和应用都面临着不小的挑战,以至于在2025年大规模投入都存在一定阻碍。
0.33NA之后所需的光刻胶厚度 / IMEC
我们先从光刻胶说起,高NA EUV光刻机需要用到更薄的光刻胶,比如小于20nm,这样才能维持2:1这一理想的线高宽比。否则因为更大的厚度,就会超过这一比例,在曝光阶段容易因为重心变化引发光刻胶塌陷。除了需要超薄、超高分辨率的光刻胶,还要考虑引入的随机效应,这种随机效应会导致不必要的失效和特征图形粗糙度,从而影响到芯片的性能,甚至可能会使整个系统失效。
再者就是高NA EUV光刻机需要用到的新光掩膜,光掩膜对于芯片的制造来说至关重要,因为它的明暗区域内保存着设备成品所需的设计布局信息。随着特征图形尺寸的减小,与理想光掩膜之间的偏差对最终晶圆图案的影响也在增加。
为祸作乱者之一就是光掩膜的3D效应,比如EUV中,光线以6°的入射角击中光掩膜,以此产生的反射可能会产生屏蔽,从而因为光掩膜的缘故在晶圆上产生成像误差。所以必须开发新的变形光掩膜技术及规范,才能减轻3D效应带来的影响。
小结
在更高的芯片性能需求下,转向高NA的EUV光刻机已是必然,这类光刻系统也能彻底释放现代晶体管结构创新的潜力,引领我们走向埃米时代。但我们也不能就此忘记刚引入EUV光刻机时的教训,3年后ASML的高NA EUV实现高密度已经是定数,但良率和产量问题才是这套系统交付后最大的问题。
规模和密度的平衡,我们为什么需要高NA光刻机?
从今年发布的不少新品来看,即便工艺没有太大的变化,芯片的性能仍在稳步提升,有的是从架构上找到了创新,有的选择了改善带宽之类的性能。但我们也都能看出,其中有一部分产品选择了走大规模的路线,比如苹果的M1 Ultra。这种方式虽然增加了功耗,但对于那些对功耗并不敏感的产品来说,似乎也是可行的一种思路,那么我们真的有必要用到更贵的高NA EUV光刻机进一步提升密度吗?
这个问题的答案其实不言而喻了,英特尔、台积电等晶圆厂提前预订的高NA EUV光刻机订单已经证明了它的重要性。归根结底还是我们的晶体管密度需求仍在不断攀升,但我们需要明白这个需求并不是线性增长的。
新世纪的20年代,很可能成为深度技术发展的黄金十年,比如边缘AI芯片、基于CMOS的NIR/SWIR成像器、光电集成的片上激光雷达等等。你可以说推动工艺发展最大的功臣是智能手机芯片,但其他应用对高密度的需求同样不可小觑,因为这对它们来说也就意味着更高的存储容量和带宽、更高的算力。
如今的深度学习在大规模模型的爆发下,所需算力每几个月就会翻一番,但现在能效比已经成了优先级更高的指标,要想同时满足性能和算力的话,主要方法有四种:一是换一种系统级计算架构,比如DSA架构;二是充分利用3D设计,也就是我们常说的3D封装和堆叠技术;三是从晶体管架构上创新,譬如纳米管、纳米片、CFET和原子沟道等;第四个则是目前看来最快捷的一条路线,通过光刻技术的发展直接提升密度。
高NA光刻机带来的优势
固然高NA EUV光刻机能够让我们挺进下一工艺节点,但它带来的好处并不只是增加晶体管密度。先从技术价值上来说,0.55的大数值孔径与0.33相比,可以实现尺寸减小2/5的特征图形,将密度提升2.9倍。其次,高NA EUV光刻机带来了更高的成像对比度,从而极大改善线宽均匀性,在更少的光刻胶剂量下实现更少的条纹变化。
光刻机晶体管密度的变化趋势 / ASML
对于使用光刻机的晶圆厂来说,以上的优势减少了多重光刻的需要,也减少了光刻胶的剂量使用,从而降低了整体成本。其次,由于工序的简化,曝光后光刻胶图形边缘与设计图形之间的边缘放置误差也一并减少了。这也一并导致了掩膜处理周期的减少,极大提高整个晶圆厂的运转效率。
有突破就有挑战
既然高NA EUV光刻机有这么多好处,ASML为何还不加快进度将其造出来,而是要等到2024年才能出货呢?答案是目前看来,这类光刻机的制造和应用都面临着不小的挑战,以至于在2025年大规模投入都存在一定阻碍。
0.33NA之后所需的光刻胶厚度 / IMEC
我们先从光刻胶说起,高NA EUV光刻机需要用到更薄的光刻胶,比如小于20nm,这样才能维持2:1这一理想的线高宽比。否则因为更大的厚度,就会超过这一比例,在曝光阶段容易因为重心变化引发光刻胶塌陷。除了需要超薄、超高分辨率的光刻胶,还要考虑引入的随机效应,这种随机效应会导致不必要的失效和特征图形粗糙度,从而影响到芯片的性能,甚至可能会使整个系统失效。
再者就是高NA EUV光刻机需要用到的新光掩膜,光掩膜对于芯片的制造来说至关重要,因为它的明暗区域内保存着设备成品所需的设计布局信息。随着特征图形尺寸的减小,与理想光掩膜之间的偏差对最终晶圆图案的影响也在增加。
为祸作乱者之一就是光掩膜的3D效应,比如EUV中,光线以6°的入射角击中光掩膜,以此产生的反射可能会产生屏蔽,从而因为光掩膜的缘故在晶圆上产生成像误差。所以必须开发新的变形光掩膜技术及规范,才能减轻3D效应带来的影响。
小结
在更高的芯片性能需求下,转向高NA的EUV光刻机已是必然,这类光刻系统也能彻底释放现代晶体管结构创新的潜力,引领我们走向埃米时代。但我们也不能就此忘记刚引入EUV光刻机时的教训,3年后ASML的高NA EUV实现高密度已经是定数,但良率和产量问题才是这套系统交付后最大的问题。
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。
举报投诉
-
光刻机
+关注
关注
31文章
1148浏览量
47306 -
EUV
+关注
关注
8文章
604浏览量
85987
发布评论请先 登录
相关推荐
用来提高光刻机分辨率的浸润式光刻技术介绍
时,摩尔定律开始面临挑战。一些光刻机巨头选择了保守策略,寄希望于F2准分子光源157nm波长的干式光刻技术。2002年,浸润式光刻的构想被提出,即利用水作为介质,通过光在液体中的折射特性,进一步缩小影像。
今日看点丨 2011亿元!比亚迪单季营收首次超过特斯拉;三星将于2025年初引进High NA EUV光刻机
1. 三星将于2025 年初引进High NA EUV 光刻机,加快开发1nm 芯片 据报道,三星电子正准备在2025年初引入其首款High NA
发表于 10-31 10:56
•791次阅读
ASML拟于2030年推出Hyper-NA EUV光刻机,将芯片密度限制再缩小
ASML再度宣布新光刻机计划。据报道,ASML预计2030年推出的Hyper-NA极紫外光机(EUV),将缩小最高电晶体密度芯片的设计限制。
Rapidus对首代工艺中0.33NA EUV解决方案表示满意,未采用高NA EUV光刻机
在全球四大先进制程代工巨头(包括台积电、三星电子、英特尔以及Rapidus)中,只有英特尔明确表示将使用High NA EUV光刻机进行大规模生产。
ASML考虑推出通用EUV光刻平台
范登布林克指出,更高的数值孔径能提高光刻分辨率。他进一步解释说,Hyper NA 光刻机将简化先进制程生产流程,避免因使用 High NA 光刻机
台积电A16制程采用EUV光刻机,2026年下半年量产
据台湾业内人士透露,台积电并未为A16制程配备高数值孔径(High-NA)EUV光刻机,而选择利用现有的EUV
台积电张晓强:ASML High-NA EUV成本效益是关键
据今年2月份报道,荷兰半导体制造设备巨头ASML公布了High-NA Twinscan EXE光刻机的售价,高达3.5亿欧元(约合27.16亿元人民币)。而现有EUV光刻机的价格则为1
台积电未确定是否采购阿斯麦高数值孔径极紫外光刻机
尽管High NA EUV光刻机有望使芯片设计尺寸缩减达三分之二,但芯片制造商需要权衡利弊,考虑其高昂的成本及ASML老款设备的可靠性问题。
ASML发货第二台High NA EUV光刻机,已成功印刷10nm线宽图案
ASML公司近日宣布发货了第二台High NA EUV光刻机,并且已成功印刷出10纳米线宽图案,这一重大突破标志着半导体制造领域的技术革新向前迈进了一大步。
英特尔突破技术壁垒:首台商用High NA EUV光刻机成功组装
英特尔的研发团队正致力于对这台先进的ASML TWINSCAN EXE:5000 High NA EUV光刻机进行细致的校准工作,以确保其能够顺利融入未来的生产线。
阿斯麦(ASML)公司首台高数值孔径EUV光刻机实现突破性成果
)光刻机,并已经成功印刷出首批图案。这一重要成就,不仅标志着ASML公司技术创新的新高度,也为全球半导体制造行业的发展带来了新的契机。目前,全球仅有两台高数值孔径EUV
光刻机的发展历程及工艺流程
光刻机经历了5代产品发展,每次改进和创新都显著提升了光刻机所能实现的最小工艺节点。按照使用光源依次从g-line、i-line发展到KrF、ArF和EUV;按照工作原理依次从接触接近式
发表于 03-21 11:31
•5992次阅读
ASML 首台新款 EUV 光刻机 Twinscan NXE:3800E 完成安装
3 月 13 日消息,光刻机制造商 ASML 宣布其首台新款 EUV 光刻机 Twinscan NXE:3800E 已完成安装,新机型将带来更高的生产效率。 ▲ ASML 在 X 平台
英特尔成为全球首家购买3.8亿美元高数值孔径光刻机的厂商
英特尔最近因决定从荷兰 ASML 购买世界上第一台高数值孔径(High-NA)光刻机而成为新闻焦点。到目前为止,英特尔是全球唯一一家订购此类光刻机的晶圆厂,据报道它们的售价约为3.8亿
英特尔抢下6种ASML HIGH NA光刻机
如果我们假设光刻机成本为 3.5 亿至 4 亿美元,并且 2024 年 10 个光刻机的HIGH NA 销售额将在 35亿至40亿美元之间。
评论