意法半导体（ST）与Soitec携手CMP提供28纳米FD-SOI CMOS制程

　　意法半导体（ST）、Soitec与CMP（Circuits Multi Projets）携手宣佈，大专院校、研究实验室和设计公司将可透过CMP的硅中介服务採用意法半导体的CMOS 28奈米FD-SOI （Fully Depleted Silicon-on-Insulator，完全空乏型硅绝缘层金氧半电晶体元件）製程设计晶片塬型，这个製程採用Soitec开发的创新型硅基板。随着首批商用晶圆完成，意法半导体近期将会把这个製程发包给第叁方晶片製造商。

　　CMP的产品目录中列有意法半导体28奈米FD-SOI CMOS製程代表着双方在此前的合作相当成功，意法半导体与CMP的合作让大专院校和设计公司能够採用意法半导体上一代CMOS製程设计晶片，包括45奈米（2008年发佈）、65奈米（2006年发佈）、90奈米（2004年发佈）和130奈米（2003年发佈）。CMP的客户还可选用意法半导体的65 奈米和130奈米绝缘层硅晶圆（Silicon-On-Insulator，SOI）以及130奈米SiGe製程。170家大专院校和设计公司已获得意法半导体90奈米CMOS製程设计规则和工具，200余家大专院校和设计公司已获得意法半导体65奈米Bulk和SOI CMOS製程设计规则和工具。

　　CMP自2011年起开始提供意法半导体28奈米CMOS Bulk 技术，约60所大专院校和微电子企业已获得设计规则和工具，并已成功製造出16款整合电路（IC）。

　　CMP总监Bernard Courtois表示：「人们对採用这些製程设计IC具有浓厚兴趣，约300个专案设计已採用90奈米製程（2009年下市），300余个专案设计已採用 65奈米Bulk製程。此外，採用65奈米SOI的设计专案已超过60个，更值得一提地是，在欧洲、美国、加拿大和亚洲，许多知名大专院校皆已从与意法半导体和CMP的合作中受益。」

　　透过CMP多专案晶圆服务，学术组织和设计公司可获得少量（从数十片到数千片）的先进IC。 28奈米FD-SOI CMOS製程成本固定在18，000 €/mm2，最低订购量为1mm2。

　　意法半导体负责设计实现和服务的企业执行副总裁Philippe Magarshack表示：「随着首批採用FD-SOI製程的设计接近完成，目前正是向研究领域推出这项技术的最好时机。我们的FD-SOI製程可支援现有设计快速且轻鬆地移植到FD-SOI平台，带来低功耗和高性能双重优势。此外，大专院校採用意法半导体的先进技术也将有助于吸引优秀青年工程师，这是我们作为技术领导者的长期承诺之一。」

　　Soitec全球策略业务发展资深副总裁Steve Longoria表示：「我们与意法半导体和CMP的合作伙伴关係是Soitec扩大对FD-SOI生态系统和先进技术用户的支援及向开放市场提供差异化材料解决方案的承诺的最佳範例。这个合作伙伴关係为大专院校和其它客户提供可靠的下一代整合电路开发测试途径，我们将会看到以Soitec的FD-SOI 材料为基础的创新产品。」