日前,德州仪器(TI)宣布推出全新系列的时钟发生器,此次推出的产品可提供100飞秒(fs)的超低抖动以及灵活独特的引脚控制选项。与传统的参考时钟解决方案相比,此次推出的新型时钟发生器所具备的抖动性能可让系统设计人员优化系统定时容限和误码率(BER),以减少数据传输错误。
2015-10-12 13:54:03
3195 概述:MAX3625B是MAXIM公司生产的一款提供三路输出的低抖动,高精度时钟发生器。该MAX3625B是为网络应用而优化的低抖动,高精度时钟发生器。该器件集成一个晶体振荡器和锁相环(PLL)时钟
2021-05-18 07:39:05
的时钟发生器件的选择上往往少有考虑。目前市场上有性能属性大相径庭的众多时钟发生器。然而,如果不慎重考虑时钟发生器、相位噪声和抖动性能,数据转换器、动态范围和线性度性能可能受到严重的影响。本文将详细讨论
2018-10-18 11:29:03
概述:AD9577是一款既提供一个多路输出时钟发生器功能,又带有两个片上锁相环内核PLL1和PLL2,专门针对网络时钟应用而优化。PLL设计基于ADI公司成熟的高性能、低抖动频率合成器产品系列,确保实现最高的网
2021-04-06 06:49:57
系统设计师通常侧重于为应用选择最合适的数据转换器,在向数据转换器提供输入的时钟发生器件的选择上往往少有考虑。然而,如果不慎重考虑时钟发生器的相位噪声和抖动性能,数据转换器动态范围和线性度性能可能受到严重的影响。
2019-07-30 07:57:42
输出时钟分配功能,具有亚皮秒级抖动性能,并且片内集成锁相环(PLL)和电压控制振荡器(VCO)。 产品名称:时钟发生器 AD9520-3BCPZ特征低相位噪声、锁相环(PLL)片内VCO的调谐频率范围为
2019-07-09 11:50:41
(LVDS工作模式) AD9571ACPZPEC产品详情AD9571具有多路输出时钟发生器功能,内置专用PLL内核,针对以太网线路卡应用进行了优化。整数N PLL设计基于ADI公司成熟的高性能、低抖动
2019-07-09 10:19:09
AKD8140A Ver.2,AK8140A可编程多时钟发生器评估板。评估抖动性能和功能很容易
2020-07-27 15:01:46
本应用指南讨论了CY2254 PLL时钟发生器的内部结构,并提出一些使用建议。
2014-09-23 10:00:14
NB3N5573DTGEVB,用于SONET的NB3N5573 PLL时钟发生器评估板。 NB3N5573是一款高精度,低相位噪声时钟发生器,支持PCI Express和以太网要求
2019-08-30 08:41:47
电路板面积,而且允许要求不同频率的 多个器件以同一相位对齐源为时钟源。AD9523, AD9523-1和 AD9524 时钟发生器(如图 1 所示)由 两个串联模拟PLL构成。第一个PLL (PLL
2019-10-31 08:00:00
SI5340-EVB,评估板用于评估Si5340低抖动任意频率时钟发生器。 Si5340采用获得专利的Multisynth技术,可产生多达10个独立时钟频率,每个频率具有0 ppm的合成误差
2019-02-26 09:28:56
SI5341-EVB,评估板用于评估Si5341低抖动任意频率时钟发生器。 Si5341采用获得专利的Multisynth技术,可产生多达10个独立时钟频率,每个频率具有0 ppm的合成误差
2019-02-25 07:03:01
AD9525 / PCBZ-VCO,用于评估安装了2950MHz VCO的AD9525的所有功能的评估板。 AD9525是一款低抖动时钟发生器,具有正确的LVPECL输出,旨在支持长期演进(LTE)和多载波GSM基站设计的转换器时钟要求
2019-02-26 09:38:38
AD9525 / PCBZ,用于AD9525时钟发生器的评估板。 AD9525旨在支持长期演进(LTE)和多载波GSM基站设计的转换器时钟要求。 AD9525提供低功耗,多输出,时钟分配功能和低抖动
2019-02-25 08:38:34
AD9576 / PCBZ,AD9576评估板提供多输出时钟发生器功能,包括两个专用锁相环(PLL)内核,具有灵活的频率转换功能,经过优化,可作为整个系统的强大异步时钟源,提供扩展功能通过监控和冗余
2019-02-25 09:40:01
噪声抑制和出色的电源抑制比 (PSRR) 来帮助改进无错数据传输。图2显示的是使用LMK03328时对PSRR和TX眼图性能的改进,其原因就在于LMK03328集成了一个LDO。图2:SAW示波器和TI LMK03328时钟发生器的PSRR请在下方给我们留言,告诉我们你在正在研究的、最能从超低抖动中受益的应用。
2018-09-05 16:07:30
描述TIDA-00597 可为时钟发生器提供噪声非常低的输出电源。主要特色低噪声,适用于时钟发生器输出电流高达 800mA低相位噪声输出功率启用和禁用
2018-08-22 07:43:40
AC1571时钟发生器一款基于PLL的、适用于5G基站应用的时钟发生器。采用数字锁相环技术,以实现最佳的高频低相噪性能,具有低功耗和高PSRR能力。采用ADPLL技术,管脚兼容843N571,可以
2022-08-11 16:26:33
TIDA-00597 可为时钟发生器提供噪声非常低的输出电源。
2009-05-07 15:12:41
0 HFAN-04.5.5评估电源噪声抑制比对PLL时钟合成器的影响
Characterizing Power-Supply Noise Rejection in PLL Clock
2009-06-19 07:35:38
50 4.096MHz 至 36.864MHz、串行控制、3.3V 双路 PLL 多时钟发生器 Function Clock generator Number of outputs 4
2022-12-02 13:47:45
3.3V 双路 PLL 多时钟发生器 Operating temperature range (C) -25 to 85 Rating Catalog 27-MHz
2022-12-02 13:47:45
8.192MHz 至 36.864MHz、串行控制、3.3V 双路 PLL 多时钟发生器 Function Clock generator Number of outputs 4
2022-12-02 13:47:45
针对直接数字频率合成(DDS)和集成锁相环(PLL)技术的特性,提出了一种新的DDS 激励PLL 系统频率合成时钟发生器方案。且DDS 避免正弦查找表,即避免使用ROM,采用滤波的方法
2009-12-14 10:22:00
36 MAX3625B是一款低抖动、精密时钟发生器,优化用于网络设备。器件内置晶体振荡器和锁相环(PLL)时钟倍频器,以产生高频时钟输出,用于以太网、10G光纤通道及其它网络设备。Ma
2010-03-01 08:54:52
126 AC1571 是用于 5G 基站应用的基于 PLL的时钟发生器,该芯片采用全数字锁相环技术,以实现最佳的高频低相噪性能,并具有低功耗和高PSRR能力。典型应用场景:· 无线基站· 
2023-12-12 14:25:17
时钟发生器芯片厂家 时钟芯片是一种基于PLL的时钟发生器,采用ADPLL(全数字锁相环)技术,以实现的高频低相噪性能,并具备低功耗和高PSNR能力,可实现小于0.3ps RMS的相位抖动性能
2023-12-29 09:29:50
时钟发生器芯片厂家 时钟芯片是一种基于PLL的时钟发生器,采用ADPLL(全数字锁相环)技术,以实现的高频低相噪性能,并具备低功耗和高PSNR能力,可实现小于0.3ps RMS的相位抖动性能
2024-02-04 11:41:14
精密时钟发生器电路图
2009-03-25 09:35:22
1456 
摘要:MAX9450/MAX9451/MAX9452是集成了VCXO,具有相同PLL内核和三种不同输出(LVPECL, HSTL,LVDS)的高精度时钟发生器。MAX945x时钟发生器具有四个主要的特点:集成VCXO,工作频率范围宽,PLL
2009-04-22 09:42:01
1345 
AC1571 是用于 5G 基站应用的基于 PLL的时钟发生器,该芯片采用全数字锁相环技术,以实现最佳的高频低相噪性能,并具有低功耗和高PSRR能力。典型应用场景:· 无线基站· 
2025-11-11 16:43:24
MAX3625A 低抖动、精密时钟发生器,提供三路输出
2009-08-13 13:01:27
1093 
MAX3624 低抖动、精密时钟发生器,提供四路输出
概述
MAX3624是一款低抖动精密
2009-09-18 08:56:41
945 
Maxim推出高性能、三路输出时钟发生器MAX3625B
Maxim近日推出高性能、三路输出时钟发生器MAX3625B,适用于以太网和光纤通道网络设备。器件采用低噪声VCO和PLL架构,能够
2009-12-14 17:25:04
1254 MAX3625B 抖动仅为0.36ps的PLL时钟发生器
概述
MAX3625B是一款低抖动、精密时钟发生器,优化用于网络设备。器件内置晶体振荡器和锁相环(PLL)
2010-03-01 08:56:18
1615 
MAX3679A高性能四路输出时钟发生器(Maxim)
Maxim推出用于以太网设备的高性能、四路输出时钟发生器MAX3679A。器件采用低噪声
2010-04-14 16:51:49
1150 AD9523提供低功耗、多路输出时钟分配功能,具有低抖动 性能,还配有片内集成锁相环(PLL)和电压控制振荡器 (VCO)。片内VCO的调谐频率范围为3.6 GHz至4.0 GHz。 AD9523旨在满足长期演进(LTE)和
2011-04-11 15:36:28
50 德州仪器(TI)(纽约证券交易所代码:TXN)今天宣布推出一款具有业界最佳抖动性能的高度集成的时钟发生器。LMK03806可以帮助设计人员运用一个低成本晶体合成所需的时钟频率,从而
2011-10-08 11:36:42
1062 MAX3636是一个高度灵活,高精度锁相环(PLL)时钟发生器为下一代网络设备的要求低抖动时钟发生器和强大的高速数据传输的分布进行了优化。
2011-10-11 11:15:22
1699 
Pericom推出一项全新的HiFlex时钟发生器产品系列,该系列产品可提供多频率输出,同时具有超低噪声(抖动)、高集成度及高灵活性的特点,完美地适用于网络、云计算和其他需要多频率及输出的高性能平台。
2013-01-29 09:14:04
2889 双环路时钟发生器可清除抖动并提供多个高频输出
2016-01-04 17:41:13
0 系统设计师通常侧重于为应用选择最合适的数据转换器,在向数据转换器提供输入的时钟发生器件的选择上往往少有考虑。然而,如果不慎重考虑时钟发生器、相位噪声和抖动性能,数据转换器、动态范围和线性度性能可能受到严重的影响。
2017-11-17 02:00:58
1248 
Microchip基于MEMS的时钟发生器
2018-06-07 13:46:00
5525 
Microchip基于MEMS的时钟发生器
2018-07-08 01:23:00
4892 AD9523:14路LVPECL/LVDS/HSTL输出 或29路LVCMOS输出 低抖动时钟发生器
2019-07-04 06:18:00
4964 系统设计师通常侧重于为应用选择最合适的数据转换器,在向数据转换器提供输入的时钟发生器件的选择上往往少有考虑。
2019-08-07 17:51:43
7375 
系统设计师通常侧重于为应用选择最合适的数据转换器,在向数据转换器提供输入的时钟发生器件的选择上往往少有考虑。然而,如果不慎重考虑时钟发生器的相位噪声和抖动性能,数据转换器动态范围和线性度性能可能受到严重的影响。
2020-11-22 11:34:38
3554 
AD9523-1:低抖动时钟发生器,14路LVPECL/LVDS/HSTL输出或29路LVCMOS输出 数据手册
2021-03-21 14:28:08
2 AD9525: 8路LVPECL输出低抖动时钟发生器
2021-03-21 15:00:20
0 AD9540:655 MHz低抖动时钟发生器数据表
2021-03-22 19:57:57
0 ADF4360-9:集成压控振荡器数据表的时钟发生器PLL
2021-04-14 14:10:44
0 HMC1031:0.1 MHz至500 MHz时钟发生器,带整数N PLL数据表
2021-04-23 20:15:29
6 AD9530:4 CML输出、低抖动时钟发生器,集成5.4 GHz压控振荡器数据表
2021-04-24 12:02:38
0 AN-1576:采用AD9958 500 MSPS DDS或AD9858 1 GSPS DDS和AD9515时钟分配IC的高性能ADC的低抖动采样时钟发生器
2021-04-30 09:48:42
14 超低抖动时钟发生器和分配器最大限度地提高数据转换器的信噪比
2021-05-18 20:57:30
0 时钟发生器AD9516-0技术手册
2022-01-25 15:59:42
8 Cypress时钟发生器应用在车辆、工业生产、消费品和网络服务的EMI降低和非EMI降低时钟发生器。 Cypress具有广泛的时钟发生器组合,兼容700MHz的频率和不超过0.7PS的RMS相位抖动
2022-04-22 09:02:09
1314 超低抖动时钟发生器如何优化串行链路系统性能
2022-11-04 09:50:15
0 AD9523、AD9523-1和AD9524时钟发生器(如图1所示)由两个串联的模拟PLL组成。第一个PLL(PLL1)清除参考抖动,而第二个PLL(PLL2)产生高频相位对齐输出。PLL2 还可以产生高基频,从中可以导出各种较低频率。
2023-02-02 17:29:35
1861 
在设计中使用超快速数据转换器的高速应用通常需要非常干净的时钟信号,以确保外部时钟源不会对系统的整体动态性能产生不需要的噪声。因此,选择合适的系统组件至关重要,这有助于产生低相位抖动时钟。以下应用笔记可作为选择合适的元件的宝贵指南,以设计适用于超快速数据转换器的基于PLL的低相位噪声时钟发生器。
2023-02-25 10:50:48
4206 
采用PLL的时钟发生器广泛用于网络设备中,用于生成高精度和低抖动参考时钟或保持同步网络操作。大多数时钟振荡器使用理想、干净的电源给出其抖动或相位噪声规格。然而,在实际的系统环境中,电源可能会因板载开关电源或嘈杂的数字ASIC而受到干扰。为了在系统设计中实现最佳性能,了解这种干扰的影响非常重要。
2023-03-08 15:33:00
2184 
9ZXL1951D PCIe 时钟发生器评估板用户指南
2023-03-21 19:21:13
1 本文讨论电源噪声干扰对基于PLL的时钟发生器的影响,并介绍几种用于评估由此产生的确定性抖动(DJ)的测量技术。派生关系显示了如何使用频域杂散测量来评估时序抖动行为。实验室台架测试结果用于比较测量技术,并演示如何可靠地评估参考时钟发生器的电源噪声抑制(PSNR)性能。
2023-04-11 11:06:39
2462 
) 频带内和频带外 (VCO) 噪声的影响。基准时钟发生器的相位噪声性能需要在PLL环路带宽内和带宽外都表现得很出色,以符合更加严格的抖动技术规格要求。
2023-04-17 10:37:30
1249 
9ZXL1951D PCIe 时钟发生器评估板用户指南
2023-07-07 19:19:11
0 时钟发生器由哪些部分组成?锁相环pll的特点是什么?如何用硬件配置pll 时钟发生器是指通过特定的电路设计产生适合各种电子设备使用的时钟信号的器件。时钟发生器由多个部分组成,其中最核心的是锁相环
2023-10-13 17:39:50
2233 时钟发生器/PLL频率合成器SOP-82~15V2MHz封装:SOP-8
2022-08-19 15:57:46
3 的时钟发生器件的选择上往往少有考虑。目前市场上有性能属性大相径庭的众多时钟发生器。然而,如果不慎重考虑时钟发生器、相位噪声和抖动性能,数据转换器、动态范围和线性度性能可能受到严重的影响。...
2023-11-28 14:33:57
0 电子发烧友网站提供《FemtoClock2抖动衰减器和时钟发生器RC325008A数据手册.pdf》资料免费下载
2024-01-14 10:55:06
0 电子发烧友网站提供《LMK05318B超低抖动时钟发生器数据表.pdf》资料免费下载
2024-08-21 10:03:58
0 电子发烧友网站提供《LMK03318超低噪声抖动时钟发生器系列数据表.pdf》资料免费下载
2024-08-21 09:53:40
0 电子发烧友网站提供《具有两个独立PLL、八路输出、集成EEPROM的LMK03328超低抖动时钟发生器数据表.pdf》资料免费下载
2024-08-21 09:14:46
0 电子发烧友网站提供《PLL1705/PLL1706双通道PLL多时钟发生器数据表.pdf》资料免费下载
2024-08-22 11:32:10
0 电子发烧友网站提供《PLL1707/PLL1708 3.3V双通道PLL多时钟发生器数据表.pdf》资料免费下载
2024-08-22 10:06:35
0 电子发烧友网站提供《CDCM61004四路输出、集成VCO、低抖动时钟发生器数据表.pdf》资料免费下载
2024-08-22 09:21:42
1 电子发烧友网站提供《CDCM61002两路输出、集成VCO、低抖动时钟发生器数据表.pdf》资料免费下载
2024-08-22 09:20:53
0 电子发烧友网站提供《CDCE421A全集成、宽范围、低抖动晶体振荡器时钟发生器数据表.pdf》资料免费下载
2024-08-23 11:28:27
0 电子发烧友网站提供《CDC421Axxx高性能低相位噪声时钟发生器数据表.pdf》资料免费下载
2024-08-23 10:38:44
0 电子发烧友网站提供《PLL1707-Q1多时钟发生器数据表.pdf》资料免费下载
2024-08-23 11:07:17
0 高性能抖动衰减器和时钟发生器的推荐晶体、TCXO和OCXO参考手册本文档的目的是提供一份经过测试并符合SiliconLabs高性能抖动使用条件的晶体、TCXO和OCXO清单衰减器和时钟发生器。对本
2024-11-06 14:40:33
1513 
时钟发生器,作为一种关键的电子设备,负责生成精确且稳定的时钟信号。这些信号在各类电子系统中作为时间基准,确保系统的正常运行和性能。本文将深入探讨时钟发生器的定义、工作原理、特点及其在实际应用中的广泛案例,以期为相关领域的研究者和工程师提供全面的技术参考。
2025-02-05 17:17:34
1706 AD9576具有多路输出时钟发生器功能,内置两个具有灵活频率转换功能的专用锁相环(PLL)内核,经过优化可用作整个系统的稳定异步时钟源,通过监控冗余晶体(XTAL)输入并实现这些输入之间的自动切换
2025-04-09 18:14:03
1048 
AD9574具有多路输出时钟发生器功能,内置专用锁相环(PLL)内核,针对以太网和千兆以太网线路卡应用进行了优化。 整数N PLL设计基于ADI公司成熟的高性能、低抖动频率合成器产品系列,确保实现高的网络性能。 AD9574还适合要求低相位噪声和抖动性能的其他应用。
2025-04-10 10:43:15
899 
AD9577既提供一个多路输出时钟发生器功能,又带有两个片上锁相环内核PLL1和PLL2,专门针对网络时钟应用而优化。PLL设计基于ADI公司成熟的高性能、低抖动频率合成器产品系列,确保实现较高
2025-04-10 15:29:10
866 
AD9523提供低功耗、多路输出时钟分配功能,具有低抖动性能,还配有片内集成锁相环(PLL)和电压控制振荡器(VCO)。片内VCO的调谐频率范围为3.6 GHz至4.0 GHz。
AD9523
2025-04-10 15:50:02
880 
AD9575是一款高度集成的双路输出时钟发生器,包括一个针对网络定时而优化的片内PLL内核。整数N分频PLL设计基于ADI公司成熟的高性能、低抖动频率合成器系列,可实现线路卡的较高性能。对相位噪声和抖动要求苛刻的其它应用也能受益于该器件。
2025-04-10 17:00:26
958 
AD9572是一款多输出时钟发生器,具有两个片内PLL内核,针对包括以太网接口的光纤通道线路卡应用进行了优化。整数N分频PLL设计基于ADI公司成熟的高性能、低抖动频率合成器系列,可实现网络的较高性能。这款器件也适合相位噪声和抖动要求严格的其它应用。
2025-04-10 17:38:25
810 
AD9573是一款高度集成的双路输出时钟发生器 , 包括一个针对PCI-e应用而优化的片内PLL内核 。 整数N分频PLL设计基于ADI公司成熟的高性能、低抖动频率合成器系列 , 可实现线路卡的较高性能 。 这款器件也适合相位噪声和抖动要求严格的其它应用。
2025-04-11 09:51:35
812 
Texas Instruments LMK5B33414EVM时钟发生器和合成器评估模块 (EVM) 是一个用于对LMK5B33414网络时钟发生器和同步器进行器件评估、合规性测试和系统原型设计的平台。
2025-09-08 15:03:16
680 
LMK03318器件是一款超低噪声PLLATINUM™时钟发生器,具有一个小数N频率合成器,集成了VCO、灵活的时钟分配和扇出,以及存储在片上EEPROM中的引脚可选配置状态。该器件可以为各种多千兆
2025-09-13 17:35:11
1193 
LMK03806器件是一款高性能、超低抖动、多速率时钟发生器,能够在14个输出上合成8个不同频率,频率高达2.6 GHz。每个输出时钟均可以 LVDS、LVPECL 或 LVCMOS 格式进行编程
2025-09-16 09:45:23
660 
CDCE62002器件是一款高性能时钟发生器,具有低输出抖动、 通过SPI接口实现高度可配置,并确定可编程启动模式 通过片上EEPROM。专为时钟数据转换器和高速数字量身定制 信号,CDCE62002实现低于0.5 ps RMS的抖动性能 ^(1)^ .
2025-09-17 13:48:23
647 
PLL1707成本低、锁相 环路 (PLL) 多时钟发生器。PLL1707和 PLL1708可以从 27 MHz 生成四个系统时钟 参考输入频率。的时钟输出 PLL1707可以通过采样频率控制来控制
2025-09-22 13:57:44
598 
PLL1707成本低、锁相 环路 (PLL) 多时钟发生器。PLL1707和 PLL1708可以从 27 MHz 生成四个系统时钟 参考输入频率。的时钟输出 PLL1707可以通过采样频率控制来控制
2025-09-22 14:01:08
630 
Microchip Technology ZL30291B时钟发生器完全符合Intel CK440Q标准。超低抖动、低功耗时钟发生器采用3.3V±10%电源供电,符合PCIe机电规格,该规格要求3.3V电源容差为 ±9%。
2025-09-28 14:23:38
604 
随着科技的进步,电子设备对时钟信号的要求愈发严格,而时钟发生器作为提供这些关键信号的核心组件,其性能直接影响到整个系统的稳定与效率。本文将深入探讨时钟发生器的竞争优势,揭示其在激烈市场竞争中脱颖而出
2025-10-23 17:20:30
493 
评论