时序分析命令set_clock_sense编程案例

​首先，什么是unate？Combinational Timing  Arc 的Sense有三种，分别是

positive unate/non-inverting

rising edge的clock source引起register clock pin的rising edge。

negative unate/inverting

rising edge的clock source引起register clock pin的falling edge。

non-unate

non-unate的情况：

异或逻辑中：clock unate的极性跟另一个input有关，是一个non-unate的信号。

pulse generator的输出不是unate。

set_clock_sense

问：在non-unate的clock network中，怎么分析时钟？

答：可以通过命令set_clock_sense来设置需要分析的clock的sense。

比如：

set_clock_sense -stop_propagation：

表示时钟physically上不会进行propagate。  

set_clock_sense -logical_stop_propagation：

表示clock可能会作为data继续进行propagate，但是不会作为clock进行分析。举个例子：

set_clock_sense -logical_stop_propagation -clocks CLK U3/A

注意：

The -logical_stop_propagation option is mutually exclusive  with

the -positive, -negative, -stop_propagation, and -pulse options.

You must specify one of these options.

pulse clock

可以是pulse generator cell/create_generated_clock/set_clock_sense

1、用create_generated_clock

-edge {1 1 3}表示第一个上升沿和下降沿都是1时刻，3时刻是下一个上升沿。

2、用set_clock_sense:

set_clock_sense -pulse rise_triggered_high_pulse and2/z

参考如下：

编辑：黄飞