0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

XILINX开发者社区

文章:178 被阅读:48.8w 粉丝数:22 关注数:0 点赞数:5

广告

AMD Versal自适应SoC GTM如何用XSIM仿真和观察PAM4信号

PAM4(4-Level Pulse Amplitude Modulation) 的全称是四电平脉冲....
的头像 XILINX开发者社区 发表于 11-22 13:49 2025次阅读
AMD Versal自适应SoC GTM如何用XSIM仿真和观察PAM4信号

U50的AMD Vivado Design Tool flow设置

AMD Alveo 加速卡使用有两种流程,AMD Vitis Software Platform f....
的头像 XILINX开发者社区 发表于 11-13 10:14 1738次阅读
U50的AMD Vivado Design Tool flow设置

AMD Alveo V80计算加速器网络研讨会

欢迎参加本次网络研讨会,我们将深入探讨 AMD Alveo V80 计算加速器如何帮助您处理高性能计....
的头像 XILINX开发者社区 发表于 11-08 09:35 1129次阅读

AMD第二代Versal自适应SoC的主要特色

AMD 第二代 AMD Versal AI Edge 和 Versal Prime 系列助力 AI ....
的头像 XILINX开发者社区 发表于 09-18 10:14 1733次阅读

基于VDMA的远程图像采集系统参考设计

本文参考设计基于 AMD ZYNQ 7000 Device, 使用 VDMA 做原始图像采集系统,在....
的头像 XILINX开发者社区 发表于 09-18 10:11 1797次阅读
基于VDMA的远程图像采集系统参考设计

AMD Versal自适应SoC CPM5 QDMA的Tandem PCIe启动流程介绍

本文将从硬件设计和驱动使用两个方面介绍基于 CPM5 QDMA 的 AMD Versal 自适应 S....
的头像 XILINX开发者社区 发表于 09-18 10:07 2963次阅读
AMD Versal自适应SoC CPM5 QDMA的Tandem PCIe启动流程介绍

Multi-Scaler IP的Linux示例以及Debug(下)

设置好 2022.2 Petalinux 环境。使用 2022.2 ZCU06 BSP,创建 Pet....
的头像 XILINX开发者社区 发表于 09-18 10:05 1201次阅读
Multi-Scaler IP的Linux示例以及Debug(下)

Multi-Scaler IP的Linux示例以及Debug(上)

本篇文章介绍了在 ZCU106 上创建 Video Multi-Scaler IP 的 AMD Vi....
的头像 XILINX开发者社区 发表于 09-18 10:03 1340次阅读
Multi-Scaler IP的Linux示例以及Debug(上)

AMD Vitis™设计工具中的Libraries新功能介绍

AMD Vitis™ 2023.2 设计工具是 Vitis 设计工具变化较大的一个版本,设计流程和界....
的头像 XILINX开发者社区 发表于 05-29 09:50 1690次阅读
AMD Vitis™设计工具中的Libraries新功能介绍

AMD Versal™ Adaptive SoC CPM PCIE PIO EP设计CED示例

本文可让开发者们看懂 AMD Vivado Design Tool 2023.2 中的“AMD Ve....
的头像 XILINX开发者社区 发表于 05-10 09:39 1946次阅读
AMD Versal™ Adaptive SoC CPM PCIE PIO EP设计CED示例

在Windows 10上创建并运行AMD Vitis™视觉库示例

本篇文章将演示创建一个使用 AMD Vitis™ 视觉库的 Vitis HLS 组件的全过程。此处使....
的头像 XILINX开发者社区 发表于 05-08 14:02 2064次阅读
在Windows 10上创建并运行AMD Vitis™视觉库示例

NoC DDRMC LPDDR4上运行AMD Versal™ Adaptive SoC DCMAC设计示例

注释:默认 DCMAC 设计示例不包含 NoC DDRMC
的头像 XILINX开发者社区 发表于 04-24 09:44 1895次阅读
NoC DDRMC LPDDR4上运行AMD Versal™ Adaptive SoC DCMAC设计示例

如何在AMD Vivado™ Design Tool中用工程模式使用DFX流程?

本文介绍了在 AMD Vivado™ Design Tool 中用工程模式使用 DFX 流程以及需要....
的头像 XILINX开发者社区 发表于 04-17 09:28 2553次阅读
如何在AMD Vivado™ Design Tool中用工程模式使用DFX流程?

SWDT在AMD Versal™ Adaptive SoC中的应用案例分享

系统看门狗定时器(System WatchDog Timer)通常用于嵌入式系统,可以有效的防止软件....
的头像 XILINX开发者社区 发表于 04-15 10:36 2282次阅读
SWDT在AMD Versal™ Adaptive SoC中的应用案例分享

第二代AMD Versal™器件助力AI驱动型嵌入式系统实现单芯片智能性

随着嵌入式 AI、视频和控制应用取得爆发式增长,在严格的占板面积和功耗限制下,对于借助异构处理能力加....
的头像 XILINX开发者社区 发表于 04-10 10:37 1298次阅读

AMD Vitis™ Embedded嵌入式软件开发套件的功能和特性概述

Vitis Embedded 是一款独立的嵌入式软件开发套件,主要用于为 AMD 自适应 SoC 和....
的头像 XILINX开发者社区 发表于 04-08 10:50 2203次阅读
AMD Vitis™ Embedded嵌入式软件开发套件的功能和特性概述

如何推迟XilSEM扫描功能的开始?(二)

在 AMD Versal™ 器件中, SEM 功能的实现发生了很大变化,整个解决方案基于 libra....
的头像 XILINX开发者社区 发表于 03-13 14:45 1469次阅读
如何推迟XilSEM扫描功能的开始?(二)

全新AMD Spartan UltraScale+FPGA低成本系列解决方案

在构建嵌入式应用的过程中,硬件设计人员长期以来面临着艰难的取舍,为推动产品快速上市,他们必须在成本、....
的头像 XILINX开发者社区 发表于 03-06 09:07 1321次阅读

AMD MPSoC器件中启用SEM IP的策略与方法

IP 在初始化阶段就卡住了。从 Uart 口的 log 看 ‘ICAP’ 后续无字符输出,这是典型的....
的头像 XILINX开发者社区 发表于 03-01 09:53 2343次阅读
AMD MPSoC器件中启用SEM IP的策略与方法

如何在下载Bitstream后自动触发ILA采集

在硬件调试时,经常需要用 ILA 采集一些 FPGA 内部或者对外的初始化信号,然而在下载完 Bit....
的头像 XILINX开发者社区 发表于 02-23 09:45 2237次阅读
如何在下载Bitstream后自动触发ILA采集

AMD Kria KR260 DPU配置教程3

最后我们需要生成能够在 AMD Kria KR260 上运行的固件。
的头像 XILINX开发者社区 发表于 01-26 09:33 3239次阅读
AMD Kria KR260 DPU配置教程3

AMD Kria KR260 DPU配置教程2

在上一篇文章中 开发者分享|AMD Kria KR260 DPU 配置教程 1 我们导出了 plat....
的头像 XILINX开发者社区 发表于 01-19 10:16 3689次阅读
AMD Kria KR260 DPU配置教程2

AMD Kria KR260 DPU配置教程

这篇文章我们将为 AMD Kria KR260 在 AMD Vitis 上创建硬件加速平台。 我们将....
的头像 XILINX开发者社区 发表于 01-12 09:36 2745次阅读
AMD Kria KR260 DPU配置教程

AMD Vitis™ Libraries Vision L3 Isppipeline U50流程示例

Vitis Vision 库是一组 90 多个内核,基于 OpenCV 计算机视觉库,针对 AMD ....
的头像 XILINX开发者社区 发表于 01-03 10:10 2237次阅读
AMD Vitis™ Libraries Vision L3 Isppipeline U50流程示例

通过JTAG启动Linux的方法和脚本

在 AMD SoC 器件(AMD Zynq 7000 SoC,AMD Zynq UltraScal....
的头像 XILINX开发者社区 发表于 12-22 10:27 3640次阅读
通过JTAG启动Linux的方法和脚本

AMD Vivado Design Suite 2023.2的优势

由于市场环境日益复杂、产品竞争日趋激烈,为了加快推出新型自适应 SoC 和 FPGA 设计,硬件设计....
的头像 XILINX开发者社区 发表于 11-23 15:09 2117次阅读

使用PCIE更新AMD ZYNQ的QSPI Flash参考设计

AMD ZYNQ 7000 的 S_AXI 端口提供了外设访问 PS 内部外设控制器的接口,这其中包....
的头像 XILINX开发者社区 发表于 11-17 10:02 2463次阅读
使用PCIE更新AMD ZYNQ的QSPI Flash参考设计

什么是COP?能为开发者带来哪些优势?如何选择最佳COP器件?

使用可编程逻辑器件进行设计时,最关键的步骤之一就是为应用选择最佳的器件。
的头像 XILINX开发者社区 发表于 11-15 10:03 4350次阅读
什么是COP?能为开发者带来哪些优势?如何选择最佳COP器件?

CPRI的数据帧结构与初始化流程

CPRI 是无线通信里的一个标准协议,连接 REC 和 RE 的通信。AMD 有提供 CPRI IP....
的头像 XILINX开发者社区 发表于 10-20 09:55 3776次阅读
CPRI的数据帧结构与初始化流程

设置AMD以太网IP核的Pause帧处理

目前 AMD 的以太网 IP 核,如软核 10G/25G,40G/50G 或者硬核 CMAC,MRM....
的头像 XILINX开发者社区 发表于 10-18 09:15 2369次阅读
设置AMD以太网IP核的Pause帧处理