搜索历史

清空
搜索热词
      0
      • 聊天消息
      • 系统消息
      • 评论与回复
      查看更多
      查看更多
      查看更多
      VIP于 到期 续费
      登录后你可以
      • 下载海量资料
      • 学习在线课程
      • 观看技术视频
      • 写文章/发帖/加入社区
      会员中心
      创作中心
      发布
      创作活动

      完善资料让更多小伙伴认识你，还能领取20积分哦，立即完善>

      3天内不再提示

      XILINX开发者社区

      文章：178 被阅读：48.8w 粉丝数：22 关注数：0 点赞数：5

      广告

      在Vivado中创建基于IP集成器(IP Integrator)的设计

      Zynq UltraScale+ RFSoC 是业界首款单芯片自适应无线电平台，在一款芯片内集成射频....
      的头像 XILINX开发者社区 发表于 06-08 16:07 •3786次阅读

      Versal PCIe仿真例子工程介绍

      PCIe 仿真需要Endpoint 模型和Root Port 模型协同工作。用户一般可以采用购买BF....
      的头像 XILINX开发者社区 发表于 06-08 15:30 •2258次阅读

      基于Xilinx KV26的立体视觉匹配方案

      深度估算是自动驾驶领域的一项关键技术。作为自动驾驶中最常用的传感器，摄像头能够获取全面、丰富又密集的....
      的头像 XILINX开发者社区 发表于 06-01 09:36 •3435次阅读

      抓取SEM IP的串口log的详细步骤

      SEM IP在上板调试过程中有时会出现一些错误，比如无法执行IP的插错纠错功能，或者自身的初始化无法....
      的头像 XILINX开发者社区 发表于 05-12 12:52 •7117次阅读

      在Versal里实现cache一致性传输

      Versal与MPSoC在cache维护数据的架构上，有一定的相似性。所以在Versal器件里，我们....
      的头像 XILINX开发者社区 发表于 04-21 10:19 •1893次阅读

      HDMI_1.4_2.0_RX_Subsystem_IP介绍和基础debug建议

      Xilinx HDMI 1.4/2.0 RX的解决方案是由HDMI 1.4/2.0 Receiver....
      的头像 XILINX开发者社区 发表于 03-25 09:13 •5767次阅读

      移植VMK180 TRD的PetaLinux工程

      所有工具和参考设计使用2021.2。X86编译主机的操作系统是Ubuntu 18.04.6 LTS。....
      的头像 XILINX开发者社区 发表于 03-18 13:43 •2628次阅读

      如何做到在VPK120里实现MRMAC以太网IP

        本文作者：赛灵思工程师 Gray Pan   Step 1   首先，打开最新版本的Vivado....
      的头像 XILINX开发者社区 发表于 03-16 15:51 •1898次阅读

      利用ORAN IP的例子工程来做仿真

      一个是新建Block Design，添加IP之后，通过运行Block Automation来产生一个....
      的头像 XILINX开发者社区 发表于 03-11 09:42 •2346次阅读

      采用PYNQ和Vitis AI的智能办公解决方案

      本文投稿作者： zst123 （github.com/zst123） 信息通信和电子爱好者， 热衷于....
      的头像 XILINX开发者社区 发表于 11-12 10:08 •3450次阅读
      采用PYNQ和Vitis AI的智能办公解决方案

      Vitis视频分析SDK构建自己的智能视频分析解决方案

      Vitis 视频分析 SDK构建自己的智能视频分析解决方案 Vitis 视频分析 SDK 旨在 Xi....
      的头像 XILINX开发者社区 发表于 11-08 10:35 •5172次阅读

      Kria KV260开发板开箱指南

      Kria KV260 开发板开箱指南 ★ 目录 ★ 第一章KV260 硬件接口 第二章镜像下载和烧写....
      的头像 XILINX开发者社区 发表于 11-02 14:39 •4603次阅读
      Kria KV260开发板开箱指南

      赛灵思2021自适应计算挑战赛技术讲解分享会

      赛灵思2021自适应计算挑战赛自9月7日正式开赛以来，收到了来自全球各地区的FPGA软硬件开发者们的....
      的头像 XILINX开发者社区 发表于 10-27 17:16 •4873次阅读

      基于PYNQ RFSoC框架的开源量子位控制器

      费米实验室，普林斯顿大学，芝加哥大学等科研机构联合发表了基于PYNQ RFSoC框架的开源量子位控制....
      的头像 XILINX开发者社区 发表于 10-27 16:47 •3013次阅读

      赛灵思全新Test Drive试用体验

      赛灵思应用商店提供一个强大的平台，其可使用一个简单易用的安全数字版权管理 （DRM） 基础架构来发布....
      的头像 XILINX开发者社区 发表于 10-19 09:41 •2345次阅读

      赛灵思2021自适应计算挑战赛问题汇总

      赛灵思2021自适应计算挑战赛自9月7日正式开赛以来，收到了来自全球各地区的FPGA软硬件开发者们的....
      的头像 XILINX开发者社区 发表于 10-11 17:08 •2411次阅读

      如何用10行代码轻松在ZYNQ MP上实现图像识别

      本文来自赛灵思高级产品应用工程师，张超。如今各种机器学习框架的普及使得个人搭建和训练一个机器学习模型....
      的头像 XILINX开发者社区 发表于 10-09 10:47 •5596次阅读
      如何用10行代码轻松在ZYNQ MP上实现图像识别

      XILINX使用方法论设计无法连贯布线

      本篇博文中的分析是根据真实客户问题撰写的，该客户的 DFX 设计无法连贯布线，存在布线重叠。本篇博文....
      的头像 XILINX开发者社区 发表于 09-28 10:41 •2724次阅读

      硬件中存在DDR4校准后数据错误

      本篇博文中的分析是根据真实客户问题撰写的，该客户发现硬件中存在 DDR4 校准后数据错误，此问题显示....
      的头像 XILINX开发者社区 发表于 09-16 09:30 •3812次阅读

      由于时钟域交汇处理不当所导致罕见的比特翻转

      本篇博文中的分析是根据真实客户问题撰写的，该客户发现在现场出现罕见的比特翻转， 本篇博文旨在演示用于....
      的头像 XILINX开发者社区 发表于 09-10 09:44 •2153次阅读

      如何修复硬件中存在DDR4校准错误

      本篇博文中的分析是根据真实客户问题撰写的，该客户发现硬件中存在 DDR4 校准错误，不同板以及不同构....
      的头像 XILINX开发者社区 发表于 09-03 09:33 •4453次阅读

      HLS导出的.xo文件如何导入到Vitis里面

      Q1 HLS导出的.xo文件如何导入到Vitis里面？需要把.xo文件解压，然后把文件夹导入到Vit....
      的头像 XILINX开发者社区 发表于 08-26 17:03 •3670次阅读

      如何基于Vitis中把设置信息传递到底层的Vivado

      在Vitis 统一软件平台中使用v++ -link命令，可以把各种类型Kernel（C， C++， ....
      的头像 XILINX开发者社区 发表于 07-28 10:12 •3071次阅读
      如何基于Vitis中把设置信息传递到底层的Vivado

      如何在训练过程中正确地把数据输入给模型

      机器学习中一个常见问题是判定与数据交互的最佳方式。 在本文中，我们将提供一种高效方法，用于完成数据的....
      的头像 XILINX开发者社区 发表于 07-01 10:47 •3529次阅读

      如何使用ICAP在Spartan-3AN FPGA内运行多重启动应用

      (UG332) 即为《Spartan-3 系列配置用户指南》 在此用户指南中，并未涵盖有关从 SPI....
      的头像 XILINX开发者社区 发表于 06-25 17:25 •2775次阅读

      教你们怎么设置或获取BITSTREAM属性信息

      首先我们看一下如何在Vivado下设置BITSTREAM配置信息。这可以在综合之后进行。借助如下操作....
      的头像 XILINX开发者社区 发表于 06-18 10:24 •3154次阅读
      教你们怎么设置或获取BITSTREAM属性信息

      一个工程可以同时使用.edf和IP吗

      Q1 一个synplify综合得到的.edf，和vivado生成的RAM IP，（synplify综....
      的头像 XILINX开发者社区 发表于 06-18 10:21 •3734次阅读
      一个工程可以同时使用.edf和IP吗

      怎么在Vitis加速设计中为Kernel创建面积约束

      本文来自赛灵思高级产品应用工程师 Hong Han Alveo系列开发板上的平台其实是一个DFX设计....
      的头像 XILINX开发者社区 发表于 06-18 10:15 •37706次阅读
      123456
      电子发烧友
      My ElecFans
      APP
      网站地图
      设计技术
      可编程逻辑
      电源/新能源
      MEMS/传感技术
      测量仪表
      嵌入式技术
      制造/封装
      模拟技术
      RF/无线
      接口/总线/驱动
      处理器/DSP
      EDA/IC设计
      存储技术
      光电显示
      EMC/EMI设计
      连接器
      行业应用
      LEDs
      汽车电子
      音视频及家电
      通信网络
      医疗电子
      人工智能
      虚拟现实
      可穿戴设备
      机器人
      安全设备/系统
      军用/航空电子
      移动通信
      工业控制
      便携设备
      触控感测
      物联网
      智能电网
      区块链
      新科技
      特色内容
      专栏推荐
      学院
      设计资源
      设计技术
      电子百科
      电子视频
      元器件知识
      工具箱
      VIP会员
      最新技术文章
      产品地图
      品牌地图
      社区
      小组
      论坛
      问答
      评测试用
      企业服务
      产品
      资料
      文章
      方案
      企业
      供应链服务
      硬件开发
      媒体服务
      网站广告
      在线研讨会
      活动策划
      新闻发布
      新品发布
      小测验
      设计大赛
      电子发烧友
      关于我们
      联系我们
      举报投诉
      社交网络
      微博
      移动端
      发烧友APP
      WAP
      联系我们
      广告合作
      王婉珠：wangwanzhu@elecfans.com
      内容合作
      张迎辉：mikezhang@elecfans.com

      版权所有 © 长沙勒克斯教育咨询有限公司

      湖南省长沙市开福区月湖街道匍园路20号聚恒科技园1栋2301-1房

      电子发烧友 （电路图） 电信与信息服务业务经营许可证：湘B2-20260003 湘ICP备2023036445号-105-1