AMD Versal CPM5 QDMA Gen4x8 ST Only Performance Design CED示例
本篇博文演示了在AMD Vivado Design Suite 2024.1 中生成 CPM5_QD....
如何使用Lopper实用工具为目标处理器生成DTB
Lopper 是一个基于 Python 的框架,用于从系统设备树中抽取系统元数据,例如,处理器地址映....
使用AMD Value Package加速提升工作效率
AMD Value Package (AVP) 是一种一体化解决方案套件,旨在帮助工程团队提升工作效....
使用Aurora 6466b协议实现AMD UltraScale+ FPGA与AMD Versal自适应SoC的对接
在本博客中,我们将介绍使用 Aurora 6466b 协议实现 AMD UltraScale+ FP....
AMD Power Design Manager 2025.2版本现已发布
AMD Power Design Manager 2025.2 版本现已发布,并正式支持第二代 AM....
全新AMD Vitis统一软件平台2025.2版本发布
AMD Vitis统一软件平台 2025.2 版现已推出,此版本为使用 AMD Versal AI ....
AMD Vivado Design Suite 2025.2版本现已发布
AMD Vivado Design Suite 2025.2 版本现已发布,新增对 AMD Vers....
AMD Vitis AI 5.1测试版发布
AMD Vitis AI 5.1全新发布——新增了对 AMD Versal AI Edge 系列神经....
AMD Versal自适应SoC内置自校准的工作原理
本文提供有关 AMD Versal 自适应 SoC 内置自校准 (BISC) 工作方式的详细信息。此....
如何解决I/O时钟布局器错误
在 I/O 时钟布局器阶段可能会发生错误,指出该工具无法对该时钟结构进行布局,直至最后 BUFG 仍....
AMD Vivado ChipScope助力硬件调试
许多硬件问题只有在整个集成系统实时运行的过程中才会显现出来。AMD Vivado ChipScope....