0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

XILINX开发者社区

文章:178 被阅读:48.8w 粉丝数:22 关注数:0 点赞数:5

广告

块RAM存储器中的地址冲突场景

块 RAM 是基于 FPGA 的系统设计中的关键组件,通常用于其高速数据存储功能。然而,地址冲突可能....
的头像 XILINX开发者社区 发表于 04-24 09:59 1873次阅读
块RAM存储器中的地址冲突场景

AMD Zynq UltraScale+ RFSoC评估套件调试检查表

本篇文章包含一份调试检查表,它是对 AMD Zynq UltraScale+ RFSoC 评估套件(....
的头像 XILINX开发者社区 发表于 04-15 14:08 171次阅读
AMD Zynq UltraScale+ RFSoC评估套件调试检查表

如何使用AMD Vitis硬件在环功能运行Vitis子系统设计

到目前为止,本文关于 AMD Versal AIE 验证和 AMD Vitis 新的验证功能的研究,....
的头像 XILINX开发者社区 发表于 04-02 10:29 7156次阅读
如何使用AMD Vitis硬件在环功能运行Vitis子系统设计

第二代AMD VERSAL AI EDGE系列全面赋能汽车ADAS系统

选择 AMD 自适应 SoC 和 FPGA 第二代 AMD Versal AI Edge 系列自适应....
的头像 XILINX开发者社区 发表于 03-27 16:30 915次阅读
第二代AMD VERSAL AI EDGE系列全面赋能汽车ADAS系统

AMD Versal CPM5 QDMA Gen4x8 ST Only Performance Design CED示例

本篇博文演示了在AMD Vivado Design Suite 2024.1 中生成 CPM5_QD....
的头像 XILINX开发者社区 发表于 03-23 09:12 1267次阅读
AMD Versal CPM5 QDMA Gen4x8 ST Only Performance Design CED示例

ORAN wireless-xorif硬件演示

GitHub 上的 ORAN 硬件工程旨在演示 ZCU102 或 ZCU111 评估板上的不同用例。....
的头像 XILINX开发者社区 发表于 03-14 11:16 1888次阅读
ORAN wireless-xorif硬件演示

AMD Versal自适应SoC中eMMC烧录/启动调试检查表(下)

有多种受支持的方式可用于烧录 eMMC 器件,包括使用 AMD Vivado IDE、使用 AMD ....
的头像 XILINX开发者社区 发表于 03-09 10:27 3738次阅读
AMD Versal自适应SoC中eMMC烧录/启动调试检查表(下)

AMD Versal自适应SoC中eMMC烧录/启动调试检查表(上)

本篇博文提供了有关 AMD Versal 自适应 SoC 中 eMMC 烧录和启动设置的技巧和指南。....
的头像 XILINX开发者社区 发表于 03-09 10:24 1971次阅读
AMD Versal自适应SoC中eMMC烧录/启动调试检查表(上)

第二代AMD Kintex UltraScale+ FPGA的亮点

第二代 AMD Kintex UltraScale+ FPGA 可有效赋能专业音视频、广播、医疗、机....
的头像 XILINX开发者社区 发表于 03-03 11:32 1671次阅读
第二代AMD Kintex UltraScale+ FPGA的亮点

如何使用Lopper实用工具为目标处理器生成DTB

Lopper 是一个基于 Python 的框架,用于从系统设备树中抽取系统元数据,例如,处理器地址映....
的头像 XILINX开发者社区 发表于 02-24 11:23 440次阅读

使用AMD Value Package加速提升工作效率

AMD Value Package (AVP) 是一种一体化解决方案套件,旨在帮助工程团队提升工作效....
的头像 XILINX开发者社区 发表于 01-30 11:01 740次阅读

使用Aurora 6466b协议实现AMD UltraScale+ FPGA与AMD Versal自适应SoC的对接

在本博客中,我们将介绍使用 Aurora 6466b 协议实现 AMD UltraScale+ FP....
的头像 XILINX开发者社区 发表于 01-13 14:04 3800次阅读
使用Aurora 6466b协议实现AMD UltraScale+ FPGA与AMD Versal自适应SoC的对接

锁存器中的时间借用概念与静态时序分析

对于基于锁存器的设计,静态时序分析会应用一个称为时间借用的概念。本篇博文解释了时间借用的概念,若您的....
的头像 XILINX开发者社区 发表于 12-31 15:25 5638次阅读
锁存器中的时间借用概念与静态时序分析

AMD Power Design Manager 2025.2版本现已发布

AMD Power Design Manager 2025.2 版本现已发布,并正式支持第二代 AM....
的头像 XILINX开发者社区 发表于 12-24 11:08 801次阅读

一文详解SystemC仿真库的编译

AMD Vivado 设计套件以文件和库的形式提供仿真模型。仿真库包含器件和 IP 的行为和时序模型....
的头像 XILINX开发者社区 发表于 12-12 15:08 5048次阅读
一文详解SystemC仿真库的编译

全新AMD Vitis统一软件平台2025.2版本发布

AMD Vitis统一软件平台 2025.2 版现已推出,此版本为使用 AMD Versal AI ....
的头像 XILINX开发者社区 发表于 12-12 15:06 856次阅读

AMD Vivado Design Suite 2025.2版本现已发布

AMD Vivado Design Suite 2025.2 版本现已发布,新增对 AMD Vers....
的头像 XILINX开发者社区 发表于 12-09 15:11 1323次阅读

NoC性能监控器调试指南

本篇博客展示了如何访问 NPI 为 NoC(片上网络)公开的 Performance Monitor....
的头像 XILINX开发者社区 发表于 12-01 14:38 1895次阅读
NoC性能监控器调试指南

如何在AMD Vitis Unified IDE中使用系统设备树

您将在这篇博客中了解系统设备树 (SDT) 以及如何在 AMD Vitis Unified IDE ....
的头像 XILINX开发者社区 发表于 11-18 11:13 3314次阅读
如何在AMD Vitis Unified IDE中使用系统设备树

Video Processing Subsystem与HDMI示例设计

在撰写本文时,HDMI Transmitter Subsystem IP 核与 Video Proc....
的头像 XILINX开发者社区 发表于 11-07 10:35 947次阅读
Video Processing Subsystem与HDMI示例设计

AMD Vitis AI 5.1测试版发布

AMD Vitis AI 5.1全新发布——新增了对 AMD Versal AI Edge 系列神经....
的头像 XILINX开发者社区 发表于 10-31 12:46 993次阅读

如何在应用程序调试期间分析栈和堆使用情况

随着 AMD Vitis 统一软件平台 2021.2 的发布,Vitis 引入了一个 Tcl 脚本,....
的头像 XILINX开发者社区 发表于 10-24 16:54 1043次阅读
如何在应用程序调试期间分析栈和堆使用情况

AMD Versal自适应SoC内置自校准的工作原理

本文提供有关 AMD Versal 自适应 SoC 内置自校准 (BISC) 工作方式的详细信息。此....
的头像 XILINX开发者社区 发表于 10-21 08:18 4397次阅读

如何利用XPIO构建并实现带有Strobe的高速接口设计

在 AMD Versal 自适应 SoC 器件中,SelectIO 是实现高速接口的重要组成部分。它....
的头像 XILINX开发者社区 发表于 10-17 09:22 2695次阅读
如何利用XPIO构建并实现带有Strobe的高速接口设计

AMD Vivado IP integrator的基本功能特性

我们还将带您了解在 AMD Zynq UltraScale+ MPSoC 开发板与 AMD Vers....
的头像 XILINX开发者社区 发表于 10-07 13:02 2331次阅读
AMD Vivado IP integrator的基本功能特性

如何使用PetaLinux检查RFDC IP状态

本篇博客演示了在 ZCU208 评估板和 ZCU216 评估板中通过运行简单的 RFDC 示例来快速....
的头像 XILINX开发者社区 发表于 09-23 16:08 1444次阅读
如何使用PetaLinux检查RFDC IP状态

如何解决I/O时钟布局器错误

在 I/O 时钟布局器阶段可能会发生错误,指出该工具无法对该时钟结构进行布局,直至最后 BUFG 仍....
的头像 XILINX开发者社区 发表于 09-23 16:05 1305次阅读

AMD Vivado ChipScope助力硬件调试

许多硬件问题只有在整个集成系统实时运行的过程中才会显现出来。AMD Vivado ChipScope....
的头像 XILINX开发者社区 发表于 09-05 17:08 1294次阅读

高扇出信号线优化技巧(下)

该属性会将每个驱动程序的扇出限制告知工具,并通过指示布局器了解扇出限制来指引该工具对高扇出的负载进行....
的头像 XILINX开发者社区 发表于 08-28 10:47 1966次阅读
高扇出信号线优化技巧(下)

高扇出信号线优化技巧(上)

高扇出信号线 (HFN) 是具有大量负载的信号线。作为用户,您可能遇到过高扇出信号线相关问题,因为将....
的头像 XILINX开发者社区 发表于 08-28 10:45 2487次阅读
高扇出信号线优化技巧(上)