0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

XILINX开发者社区

文章:106 被阅读:16.5w 粉丝数:7 关注数:0 点赞数:2

广告

如何在AMD Vivado™ Design Tool中用工程模式使用DFX流程?

本文介绍了在 AMD Vivado™ Design Tool 中用工程模式使用 DFX 流程以及需要....
的头像 XILINX开发者社区 发表于 04-17 09:28 111次阅读
如何在AMD Vivado™ Design Tool中用工程模式使用DFX流程?

SWDT在AMD Versal™ Adaptive SoC中的应用案例分享

系统看门狗定时器(System WatchDog Timer)通常用于嵌入式系统,可以有效的防止软件....
的头像 XILINX开发者社区 发表于 04-15 10:36 417次阅读
SWDT在AMD Versal™ Adaptive SoC中的应用案例分享

第二代AMD Versal™器件助力AI驱动型嵌入式系统实现单芯片智能性

随着嵌入式 AI、视频和控制应用取得爆发式增长,在严格的占板面积和功耗限制下,对于借助异构处理能力加....
的头像 XILINX开发者社区 发表于 04-10 10:37 128次阅读

AMD Vitis™ Embedded嵌入式软件开发套件的功能和特性概述

Vitis Embedded 是一款独立的嵌入式软件开发套件,主要用于为 AMD 自适应 SoC 和....
的头像 XILINX开发者社区 发表于 04-08 10:50 309次阅读
AMD Vitis™ Embedded嵌入式软件开发套件的功能和特性概述

如何推迟XilSEM扫描功能的开始?(二)

在 AMD Versal™ 器件中, SEM 功能的实现发生了很大变化,整个解决方案基于 libra....
的头像 XILINX开发者社区 发表于 03-13 14:45 450次阅读
如何推迟XilSEM扫描功能的开始?(二)

全新AMD Spartan UltraScale+FPGA低成本系列解决方案

在构建嵌入式应用的过程中,硬件设计人员长期以来面临着艰难的取舍,为推动产品快速上市,他们必须在成本、....
的头像 XILINX开发者社区 发表于 03-06 09:07 229次阅读

AMD MPSoC器件中启用SEM IP的策略与方法

IP 在初始化阶段就卡住了。从 Uart 口的 log 看 ‘ICAP’ 后续无字符输出,这是典型的....
的头像 XILINX开发者社区 发表于 03-01 09:53 239次阅读
AMD MPSoC器件中启用SEM IP的策略与方法

如何在下载Bitstream后自动触发ILA采集

在硬件调试时,经常需要用 ILA 采集一些 FPGA 内部或者对外的初始化信号,然而在下载完 Bit....
的头像 XILINX开发者社区 发表于 02-23 09:45 438次阅读
如何在下载Bitstream后自动触发ILA采集

AMD Kria KR260 DPU配置教程3

最后我们需要生成能够在 AMD Kria KR260 上运行的固件。
的头像 XILINX开发者社区 发表于 01-26 09:33 415次阅读
AMD Kria KR260 DPU配置教程3

AMD Kria KR260 DPU配置教程2

在上一篇文章中 开发者分享|AMD Kria KR260 DPU 配置教程 1 我们导出了 plat....
的头像 XILINX开发者社区 发表于 01-19 10:16 658次阅读
AMD Kria KR260 DPU配置教程2

AMD Kria KR260 DPU配置教程

这篇文章我们将为 AMD Kria KR260 在 AMD Vitis 上创建硬件加速平台。 我们将....
的头像 XILINX开发者社区 发表于 01-12 09:36 568次阅读
AMD Kria KR260 DPU配置教程

AMD Vitis™ Libraries Vision L3 Isppipeline U50流程示例

Vitis Vision 库是一组 90 多个内核,基于 OpenCV 计算机视觉库,针对 AMD ....
的头像 XILINX开发者社区 发表于 01-03 10:10 310次阅读
AMD Vitis™ Libraries Vision L3 Isppipeline U50流程示例

通过JTAG启动Linux的方法和脚本

在 AMD SoC 器件(AMD Zynq 7000 SoC,AMD Zynq UltraScal....
的头像 XILINX开发者社区 发表于 12-22 10:27 581次阅读
通过JTAG启动Linux的方法和脚本

AMD Vivado Design Suite 2023.2的优势

由于市场环境日益复杂、产品竞争日趋激烈,为了加快推出新型自适应 SoC 和 FPGA 设计,硬件设计....
的头像 XILINX开发者社区 发表于 11-23 15:09 388次阅读

使用PCIE更新AMD ZYNQ的QSPI Flash参考设计

AMD ZYNQ 7000 的 S_AXI 端口提供了外设访问 PS 内部外设控制器的接口,这其中包....
的头像 XILINX开发者社区 发表于 11-17 10:02 480次阅读
使用PCIE更新AMD ZYNQ的QSPI Flash参考设计

什么是COP?能为开发者带来哪些优势?如何选择最佳COP器件?

使用可编程逻辑器件进行设计时,最关键的步骤之一就是为应用选择最佳的器件。
的头像 XILINX开发者社区 发表于 11-15 10:03 643次阅读
什么是COP?能为开发者带来哪些优势?如何选择最佳COP器件?

CPRI的数据帧结构与初始化流程

CPRI 是无线通信里的一个标准协议,连接 REC 和 RE 的通信。AMD 有提供 CPRI IP....
的头像 XILINX开发者社区 发表于 10-20 09:55 689次阅读
CPRI的数据帧结构与初始化流程

设置AMD以太网IP核的Pause帧处理

目前 AMD 的以太网 IP 核,如软核 10G/25G,40G/50G 或者硬核 CMAC,MRM....
的头像 XILINX开发者社区 发表于 10-18 09:15 466次阅读
设置AMD以太网IP核的Pause帧处理

SEM IP多种工作模式的区别和选择指导

UltraScale / UlraScale+系列的SEM IP一共有6种工作模式
的头像 XILINX开发者社区 发表于 10-13 10:06 488次阅读
SEM IP多种工作模式的区别和选择指导

节省编译时间的解决方法

影响编译时间的因素有很多,包括工具流程、工具设置选项、RTL 设计、约束编辑、目标器件以及设计实现期....
的头像 XILINX开发者社区 发表于 09-27 09:52 375次阅读
节省编译时间的解决方法

为多个Vivado™工程复用远程IP高速缓存

在设计周期中,您可保留多个版本的工程,这些工程使用相同的 IP 和相同的配置。重新运行整个工程会导致....
的头像 XILINX开发者社区 发表于 09-22 09:39 464次阅读
为多个Vivado™工程复用远程IP高速缓存

利用Tcl脚本节省编译时间

这篇博文介绍了多种自动生成报告的有效途径,以便您在尝试对设计中特定阶段所耗用的编译时间进行调试时使用....
的头像 XILINX开发者社区 发表于 09-15 10:44 395次阅读
利用Tcl脚本节省编译时间

使用增量综合节省编译时间

增量综合的工作方式与增量实现流程相似,但仅适用于综合阶段,并且不会对紧随其后的实现阶段给予引导。
的头像 XILINX开发者社区 发表于 09-08 11:01 314次阅读
使用增量综合节省编译时间

Power Design Manager (PDM) 2023.1的新增功能

PDM 已经与其它 AMD FPGA 和自适应 SoC 工具一起集成到统一的安装程序中。这是一款独立....
的头像 XILINX开发者社区 发表于 09-06 10:18 612次阅读
Power Design Manager (PDM) 2023.1的新增功能

节省编译时间系列-使用增量实现

增量实现自从首次获得支持以来,不断升级演变,在此过程中已添加了多项针对性能和编译时间的增强功能。
的头像 XILINX开发者社区 发表于 09-01 09:36 386次阅读
节省编译时间系列-使用增量实现

如何获取和使用Github上的Vitis开放资源

自从 Vitis 的发布,AMD 在 Github 上也开源了很多资源,方便开发者进行自己的设计,减....
的头像 XILINX开发者社区 发表于 08-23 09:41 575次阅读
如何获取和使用Github上的Vitis开放资源

Versal GTM如何用Tcl命令在IBERT生成QPRBS13序列

目前对于 Vivado 2023.1 版本的 IBERT GUI 界面暂时不支持 QPRBS13 的....
的头像 XILINX开发者社区 发表于 08-18 09:53 391次阅读
Versal GTM如何用Tcl命令在IBERT生成QPRBS13序列

如何在Vitis HLS GUI中使用库函数?

Vitis™ HLS 2023.1 支持新的 L1 库向导,本文将讲解如何下载 L1 库、查看所有可....
的头像 XILINX开发者社区 发表于 08-16 10:26 612次阅读
如何在Vitis HLS GUI中使用库函数?

Vitis HLS相关问答详解

需要手工在 C++ 代码里明确指定可并行执行的任务(用 task,添加头文件 hls_task.h)....
的头像 XILINX开发者社区 发表于 08-11 11:23 402次阅读

在X86处理器上跑嵌入式应用程序的Software Emulation

在 Vitis 流程中,编译的目标分为软件仿真(software emultion),硬件仿真(ha....
的头像 XILINX开发者社区 发表于 08-09 10:32 469次阅读
在X86处理器上跑嵌入式应用程序的Software Emulation