AD9772A：高性能14位DAC的全面解析

在电子设计领域，数模转换器（DAC）是连接数字世界和模拟世界的关键桥梁。今天，我们要深入探讨的是Analog Devices公司的AD9772A，一款专为基带或中频波形重建应用优化的高性能14位DAC。

文件下载：AD9772A.pdf

产品概述

AD9772A是一款单电源、过采样的14位DAC，采用先进的CMOS工艺制造。它集成了一个完整的低失真14位DAC、一个2倍数字插值滤波器和时钟乘法器，能够在160 MSPS的输入数据速率下重建带宽高达67.5 MHz的满量程波形。该器件具有出色的动态范围，适用于通信发射通道、W - CDMA基站、多载波基站、直接中频合成、宽带电缆系统以及仪器仪表等多种应用。

产品特性亮点

灵活的2倍插值滤波器

支持高达67.5 MHz的重建带宽，可配置为低通或高通响应，具有73 dB的镜像抑制能力，适用于传统基带或直接中频应用。在实际应用中，这种灵活性可以根据不同的需求调整滤波器响应，有效抑制镜像信号，提高信号质量。

零填充选项

该选项增强了直接中频应用的性能。通过在2倍插值滤波器之后插入中值数据样本，提高了更高中频镜像的信号电平及其通带平整度。

低毛刺、快速稳定的14位DAC

为基带和直接中频波形重建应用提供了出色的动态范围。其采用分段电流源架构和专有开关技术，减少了杂散分量，增强了动态性能。

高速数字接口

由边沿触发锁存器和灵活的差分或单端时钟输入组成，能够支持高达160 MSPS的输入数据速率。这种高速接口设计确保了数据的快速传输和处理，满足了现代高速通信系统的需求。

片上PLL时钟乘法器

生成插值滤波器和DAC所需的所有内部高速时钟。PLL时钟乘法器具有两种工作模式，可根据应用需求进行选择，为系统提供了灵活的时钟解决方案。

可配置的输出电路

电流输出可以轻松配置为各种单端或差分电路拓扑，满足不同应用场景的需求。

技术参数详解

直流参数

AD9772A的分辨率为14位，在指定温度范围内，积分线性误差（INL）保证在±3.5 +2.0 LSB以内，差分非线性（DNL）表现良好，具有12位的单调性。模拟输出的偏移误差在 - 0.025%至 + 0.025% FSR之间，增益误差根据是否使用内部参考有所不同。参考输出电压为1.14 - 1.26 V，参考输出电流为1 μA。

动态参数

最大DAC输出更新速率为400 MSPS，输出建立时间为11 ns，输出传播延迟为17 ns。在不同的输入数据速率和输出频率下，无杂散动态范围（SFDR）表现出色，例如在 (f{DATA} = 160 MSPS) 、 (f{OUT} = 5.02 MHz) 时，SFDR可达82 dBc。

数字参数

数字输入的逻辑1电压范围为2.1 - 3 V，逻辑0电压范围为0 - 0.9 V。时钟输入具有特定的电压范围、共模电压和差分电压要求，输入建立时间和保持时间根据温度有所变化。

数字滤波器参数

最大输入数据速率为150 MSPS，数字滤波器具有不同的通带带宽，在0.005 dB、0.01 dB、0.1 dB和 - 3 dB处的通带带宽分别为0.401、0.404、0.422和0.479 (f{OUT}/f{DATA}) 。滤波器的阻带抑制为73 dB。

工作原理剖析

功能描述

AD9772A的简化功能框图显示，它包含一个2倍数字插值滤波器、一个锁相环（PLL）时钟乘法器和一个1.20 V带隙电压参考。数字接口能够支持高达160 MSPS的输入数据速率，而内部DAC可以运行到400 MSPS，提供直接中频转换能力。14位DAC提供两个互补的电流输出，其满量程电流由外部电阻决定。

数字操作模式

AD9772A具有四种操作模式，由数字输入MOD0和MOD1控制。MOD0控制2倍数字滤波器的响应（低通或高通），MOD1控制零填充选项。用户可以根据应用需求选择合适的模式，以实现最佳的性能。

2倍插值滤波器

基于43抽头、半带、对称FIR拓扑，可根据MOD0控制输入配置为低通或高通响应。低通响应适用于传统基带应用，高通响应适用于直接中频应用。插值滤波器通过将输入数据速率乘以2，减少了原始输入数据速率相关的第一个镜像的幅度，从而降低了模拟重建滤波器的复杂度。

零填充选项

在直接中频应用中，由于DAC的 (sin(x)/x) 滚降响应，可能会导致通带幅度变化和较高镜像信号电平降低的问题。零填充选项通过在2倍插值滤波器输出后插入中值数据样本，将有效DAC更新速率再提高2倍，改善了所需镜像的通带平整度和信号电平。

PLL时钟乘法器

PLL时钟乘法器电路与时钟分配电路一起，为边沿触发锁存器、2倍插值滤波器、零填充乘法器和DAC提供必要的内部同步1倍、2倍和4倍时钟。它有两种工作模式，可根据应用需求启用或禁用。在启用模式下，PLLLOCK输出可用于监控PLL是否成功锁定输入时钟；在禁用模式下，需要提供外部参考时钟。

DAC操作

14位DAC由一个大型PMOS电流源阵列组成，能够提供高达20 mA的满量程电流。DAC的满量程输出电流由参考控制放大器调节，可通过外部电阻在2 mA至20 mA范围内设置。DAC提供互补的电流输出IOUTA和IOUTB，其输出电流与输入代码和满量程电流有关。

应用建议

输出配置

• 差分耦合（变压器）：适用于需要交流耦合的应用，如RF变压器可提供最佳的高频性能，能有效抑制共模失真和噪声，同时提供电气隔离和双倍功率传输能力。
• 差分耦合（运算放大器）：适合需要直流耦合、双极性输出、信号增益和/或电平转换的应用。通过合理选择运算放大器和配置电路参数，可以实现所需的功能。
• 单端无缓冲电压输出：适用于需要单极性电压输出的应用，可通过连接适当的负载电阻实现。
• 单端缓冲电压输出：能提供最佳的直流线性性能，但在较高DAC更新速率下，交流失真性能可能受运算放大器的压摆能力限制。

电源和接地考虑

AD9772A的电源输入包括AVDD、DVDD、CLKVDD和PLLVDD，需要注意电源电压范围和相互关系。在选择电源时，应确保PLLVDD和CLKVDD来自同一干净的模拟电源，并使用0.1 μF电容进行去耦。同时，要注意数字和模拟电源的隔离，以减少噪声干扰。在接地方面，应采用适当的RF技术，确保模拟和数字接地平面的分离和连接，以优化系统性能。

应用场景

• 多载波应用：AD9772A的宽动态范围使其非常适合下一代基站应用，可用于重建多个调制载波。在多载波应用中，为了实现最高的载波 - 噪声比（CNR），建议禁用PLL时钟乘法器，并使用低抖动、低相位噪声的时钟源。
• 基带单载波应用：适用于WCDMA和多级正交幅度调制（QAM）等宽带单载波应用，这些应用对重建DAC的动态范围要求较高。许多应用将载波频率放置在DAC输入数据速率的四分之一处，以简化数字调制器设计。
• 直接中频应用：通过配置MOD1和MOD0数字输入为高电平，AD9772A可以将代表基带信号的数字数据转换为中频信号。在直接中频应用中，需要注意数据输入速率的限制和PLL时钟乘法器的相位噪声影响，建议使用外部低抖动/相位噪声时钟源。

总结

AD9772A作为一款高性能的14位DAC，具有丰富的特性和出色的性能，适用于多种通信和仪器仪表应用。在设计过程中，工程师需要根据具体的应用需求，合理选择操作模式、输出配置和电源接地方案，以充分发挥AD9772A的优势。同时，要注意时钟信号的质量和数据信号的处理，以确保系统的稳定性和可靠性。你在使用AD9772A或类似DAC时遇到过哪些挑战呢？欢迎在评论区分享你的经验和见解。