AD7177 - 2：32 位 Sigma - Delta ADC 的卓越之选

在电子设计领域，高精度、高性能的模数转换器（ADC）是实现精准数据采集的关键组件。今天，我们就来深入探讨一款备受瞩目的 32 位 Sigma - Delta ADC——AD7177 - 2，看看它在硬件设计中能为我们带来哪些惊喜。

文件下载：AD7177-2.pdf

一、AD7177 - 2 概述

AD7177 - 2 是一款专为低带宽输入设计的 32 位低噪声、快速稳定、多路复用的 2/4 通道（全/伪差分）Σ - Δ 模数转换器。它具有高达 10 kSPS 的最大通道扫描速率，输出数据速率范围从 5 SPS 到 10 kSPS，能够满足不同应用场景下对数据采集速度和精度的要求。

1. 主要特性

• 高分辨率输出：提供 32 位数据输出，确保了高精度的数据采集。
• 灵活的输出速率：输出速率范围从 5 SPS 到 10 kSPS，可根据实际需求灵活调整。
• 快速稳定：通道扫描数据速率可达 10 kSPS/通道，稳定时间仅为 100 µs。
• 出色的性能指标：在不同输出速率下，具有高噪声无杂散位数，如在 10 kSPS 时为 19.1 位，2.5 kSPS 时为 20.2 位，5 SPS 时为 24.6 位；积分非线性（INL）低至 ±1 ppm of FSR。
• 用户可配置输入通道：支持 2 个全差分通道或 4 个单端通道，满足多样化的输入需求。
• 集成关键组件：集成了真正的轨到轨模拟和参考输入缓冲器、片上 2.5 V 参考（±2 ppm/°C 漂移）、内部或外部时钟等，减少了外部组件数量，简化了设计。

2. 应用领域

AD7177 - 2 的高性能使其在多个领域得到广泛应用，包括过程控制（PLC/DCS 模块）、温度和压力测量、医疗和科学多通道仪器、色谱分析等。

二、技术细节剖析

1. 电源供应

AD7177 - 2 拥有三个独立的电源：AVDD1、AVDD2 和 IOVDD。AVDD1 为交叉点多路复用器和集成的模拟及参考输入缓冲器供电，可采用单 5 V 电源或 ±2.5 V 分裂电源；AVDD2 为内部 1.8 V 模拟 LDO 稳压器供电，范围为 2 V 到 5.5 V；IOVDD 为内部 1.8 V 数字 LDO 稳压器供电，范围为 2 V 到 5.5 V。电源供应无需特定的顺序，但在所有电源稳定后，需要对设备进行复位。

2. 数字通信

采用 3 或 4 线 SPI 接口，兼容 QSPI™、MICROWIRE® 和 DSPs。接口工作在 SPI 模式 3，SCLK 空闲时为高电平，下降沿为驱动沿，上升沿为采样沿。通过通信寄存器控制对 ADC 完整寄存器映射的访问，所有通信从写入通信寄存器开始。

3. 配置灵活性

AD7177 - 2 具有高度的配置灵活性，用户可以根据需求对通道、设置、滤波器等进行个性化配置。

• 通道配置：拥有四个独立通道和四个独立设置，用户可以选择任意模拟输入对和设置，实现每个通道的独立配置。
• 设置配置：每个设置由设置配置寄存器、滤波器配置寄存器、增益寄存器和偏移寄存器组成，可选择输出编码（单极性或双极性）、参考源（内部或外部）、输入缓冲器的启用或禁用等。
• 滤波器配置：提供三种灵活的滤波器选项，包括 Sinc5 + Sinc1 滤波器、Sinc3 滤波器和增强型 50 Hz 和 60 Hz 抑制滤波器，可根据不同的应用需求优化噪声、稳定时间和抑制性能。

4. 操作模式

• 连续转换模式：默认上电模式，ADC 连续转换，每次转换完成时状态寄存器中的 RDY 位变低。
• 连续读取模式：无需在读取 ADC 数据前写入通信寄存器，数据只能读取一次，需确保在下次转换完成前读取数据。
• 单转换模式：执行单次转换，转换完成后进入待机模式。
• 待机和掉电模式：待机模式下大部分模块断电，LDO 保持活动；掉电模式下所有模块断电，寄存器内容丢失。
• 校准模式：支持内部零刻度校准、系统零刻度校准和系统满刻度校准三种模式，可消除偏移和增益误差。

三、性能分析

1. 噪声性能

通过表 6 和表 7 可以看出，AD7177 - 2 在不同输出数据速率和滤波器下具有良好的噪声性能。例如，在使用 Sinc5 + Sinc1 滤波器且输入缓冲器禁用时，5 SPS 输出数据速率下的有效分辨率可达 27.3 位，峰 - 峰分辨率为 24.6 位。

2. 抑制性能

• 电源抑制比（PSRR）：在 AVDD1、AVDD2、VIN = 1 V 时，PSRR 可达 95 dB。
• 共模抑制比（CMRR）：在 DC 时为 95 dB，在 50 Hz 和 60 Hz 时可达 120 dB。
• 正常模式抑制比：在 50 Hz ± 1 Hz 和 60 Hz ± 1 Hz 时，内部时钟下 20 SPS ODR 为 71 - 90 dB，外部时钟下为 85 - 90 dB。

四、设计建议

1. 接地和布局

由于 AD7177 - 2 具有高分辨率和低噪声特性，在设计 PCB 时需要特别注意接地和布局。应将模拟和数字部分分开，采用最小蚀刻技术的接地平面，确保所有返回电流路径尽可能靠近电流到达目的地的路径。避免在器件下方运行数字线路，使用宽电源迹线以降低电源线上的干扰。同时，对所有电源引脚进行良好的去耦处理。

2. 时钟源选择

AD7177 - 2 可选择内部振荡器、外部晶体或外部时钟源作为采样时钟。默认使用内部振荡器，精度为 ±2.5%。如果需要更高精度和更低抖动的时钟源，可选择外部晶体。但外部晶体电路对 SCLK 边缘敏感，需要进行经验测试以确保正确操作。

3. 校准

为了获得最佳性能，建议进行校准操作。校准可以消除 ADC 的偏移和增益误差，提高测量的准确性。在进行校准时，需要注意校准模式的选择和校准过程中的输入条件。

五、总结

AD7177 - 2 以其高分辨率、快速稳定、灵活配置等特性，成为低带宽输入应用中模数转换的理想选择。无论是在工业控制、医疗仪器还是科学研究等领域，它都能为我们提供精准的数据采集解决方案。在实际设计中，我们需要根据具体的应用需求，合理选择电源、时钟源、滤波器等参数，并注意接地和布局，以充分发挥 AD7177 - 2 的性能优势。你在使用类似 ADC 时遇到过哪些挑战呢？欢迎在评论区分享你的经验和见解。