ADS58J89 产品核心信息总结

该ADS58J89是一款高线性度、四通道、14位、250/500MSPS IF（中间 频率）接收器。四个通道包含500MSPS 14位ADC，然后进行信号处理 用于无线基础设施系统。通道可以配置为各种模式，具体取决于 带宽、分辨率和采样时间要求。信号处理块包含可选的 抽取滤波器、SNR Boost 滤波器、分辨率与时间的关系以及时分双工的模式 （TDD） 突发模式。专为高天线数系统而设计，4 个通道提供高带宽 以及占地面积小的多通道接收器的线性度。该设备可以具有双重功能 TDD系统中的流量接收器和功率放大器线性化反馈路径。
*附件：ads58j89.pdf

主要规格：

• 功耗：875 mW/ch
• 输入带宽 （3dB）：900 MHz
• 孔径抖动：98 fs rms
• 信道隔离度：85 dB
• ∫性能 在 = 1.25 Vpp时为170 MHz，–1 dBFS
  • 信噪比：65.8 dBFS
  • SFDR：85 dBc HD2,3 95 dBFS 非 HD2,3

特性

• 4通道、14位500MSPS，具有数字信号处理功能
• 功率放大器线性化（反馈）模式
  • 每隔一个样本14位，250MSPS
  • 可编程分辨率与占空比
    • 占空比 3：2（60% 11 位，40% 9 位）
    • 占空比 2：3（40% 12 位，60% 9 位）
    • 占空比 1：3（25% 14 位，75% 9 位）
• 流量接收器模式
  • 14位250MSPS：通过2个滤波器、高/低通进行削减
  • 9位SNR升压滤波器（最大带宽150MHz）
  • 9 至 14 位 TDD 突发（最大带宽 200 MHz）
• 灵活的输入时钟缓冲器，带1/2/4分频
• JESD204B数字接口高达 5.0Gbps
  • 每个通道 1 或 2 通道，子类 1
• 64引脚VQFN封装（9 × 9 mm）

参数

方框图

ADS58J89 是德州仪器推出的四通道 14 位高速模数转换器（ADC），核心优势为 500 MSPS 高采样率、JESD204B 高速接口与多模式灵活配置，专为多载波多模蜂窝基站、射频微波回程链路等无线基础设施设计，兼具流量接收与功率放大器线性化反馈功能。

核心参数与特性

• 硬件规格 ：四通道差分输入，输入带宽 900 MHz，差分满量程输入 1.25 VPP；支持 5 MHz 2000 MHz 外部时钟输入（含 1/2/4 分频功能）；采用 64 引脚 VQFN 封装（9mm×9mm），工作温度 -40°C +85°C。
• 精度性能 ：170 MHz 输入时 SNR 典型值 65.8 dBFS，SFDR 典型值 85 dBc（谐波）、95 dBc（非谐波）；孔径抖动 98 fs rms，通道隔离度 85 dB；积分非线性（INL）、微分非线性（DNL）性能优异，支持 9~14 位可编程分辨率。
• 接口与速率 ：JESD204B 数字接口，单通道支持 1/2 路 lanes，最高串行速率 5.0 Gbps，支持 Subclass 1 同步；数据延迟 38 个采样时钟周期，快速过范围（OVR）延迟仅 6 个时钟周期。
• 功耗与电气特性 ：单通道典型功耗 875 mW，支持深度睡眠（791 mW）、轻度睡眠（1.68 W）低功耗模式；多电源域设计，AVDD33（3.3V）、AVDD18（1.9V）、DVDD/IOVDD/PLLVDD（1.8V）独立供电。

功能与工作模式

• 核心功能 ：支持多种工作模式，包括 250 MSPS 下 2 倍抽取滤波（高低通可选）、500 MSPS 下 SNR 增强模式（150 MHz 带宽，9 位分辨率）、TDD 突发模式（9~14 位分辨率）。
• 性能优化 ：内置可编程过范围阈值与脉冲长度配置，支持自动 / 手动触发；通道间可独立配置，支持 2 通道 500 MSPS + 2 通道 250 MSPS 混合速率模式（分拆模式）。
• 同步与接口 ：支持 SYSREF 同步信号，实现多芯片确定性延迟同步；JESD204B 接口支持 8b/10b 编码、数据加扰与测试模式（斜坡、PRBS 等），支持单 / 双 lane 配置。
• 灵活配置 ：通过 SPI 接口配置分辨率、工作模式、时钟分频、触发方式等参数；支持 3/4 线 SPI 通信，寄存器支持读写验证，内置温度传感器。

应用场景

适用于多载波多模蜂窝基站（TDD-LTE、FDD-LTE、CDMA 等）、射频与微波回程链路（点对点 / 点对多点）、无线中继器、分布式天线系统（DAS）、宽带无线通信设备等场景，适配流量接收与 TDD 系统功率放大器（PA）线性化反馈路径。

关键设计要点

• 电源要求 ：各电源域需严格遵循电压范围，无强制上电顺序；每个电源引脚就近配置 0.1 µF 去耦电容，电源源头并联 1 µF、10 µF 电容增强滤波，降低电源噪声串扰。
• 布局建议 ：模拟输入与数字信号路径分开布线，避免平行走线；JESD204B 差分对需等长布线，终端匹配 100Ω 电阻并靠近接收端；时钟输入电路需优化布局，减少外部抖动引入。
• 配置方式 ：上电后需通过 SRESETb 引脚硬件复位初始化寄存器；通过 SPI 配置工作模式、分辨率、JESD204B 接口参数等；多芯片同步需合理配置 SYSREF 信号（推荐脉冲 / 间隙周期模式），避免持续同步信号引入杂散。