ADS58B18/ADS58B19 超低功耗高速 ADC 产品总结

ADS58B18/B19属于超低功耗ADS4xxx模数转换器（ADC）系列，该系列集成模拟缓冲器和SNRBoost技术。ADS58B18和ADS58B19分别是11位和9位ADC，采样率分别高达200MSPS和250MSPS。采用创新设计技术，在极低功耗的同时实现高动态性能。模拟输入引脚具有稳定性能和输入阻抗的缓冲器，覆盖宽频范围。该架构使这些部件非常适合多载波宽带宽通信应用，如PA线性化。
*附件：ads58b19.pdf

该 ADS58B18 采用 TI 专有的 SNRBoost 技术，可用于克服因量化噪声而导致的 SNR 限制，适用于带宽低于奈奎斯特（f S /2).

两款设备均有增益选项，可用于提升SFDR在较低全刻度输入范围，尤其是极高输入频率下的性能。它们还包括一个直流偏移校正环路，可以用来取消ADC偏移。在较低采样率下，ADC自动以降低功率运行，且性能不损耗。

这些设备支持双倍数据速率（DDR）低电压差分信号（LVDS）和并行CMOS数字输出接口。DDR LVDS接口的低数据率（最高500Mbps）使得使用基于FPGA的低成本现场可编程门阵列（FPGA）接收成为可能。它们具有低摆幅的LVDS模式，可用于进一步降低功耗。LVDS输出缓冲器的强度也可以提高，以支持50Ω差分终端。

ADS58B18/B19均采用紧凑型QFN-48封装，并规范工业温度范围（–40°C至+85°C）。

特性

• ADS58B18：11位，200MSPS
• ADS58B19：9位，250MSPS
• 集成高阻抗模拟输入缓冲器
• 超低功率：
  • 模拟功率：258mW，200MSPS
  • 输入输出功率：69mW（DDR低频，低LVDS摆幅）
• 高动态性能：
  • ADS58B18：66dBFS 信噪比和 81dBc SFDR，150MHz
  • ADS58B19：150MHz时，信噪比55.7dBFS和SFDR76dBc
• 利用TI专有SNRBoost技术增强信噪比（仅限于ADS58B18）
  • –20MHz带宽下的77.7dBFS信噪比
• 采样率动态功率缩放
• 输出接口：
  • 双倍数据率（DDR）LVDS，具备可编程摆幅和强度
    • 标准摆幅：350mV
    • 低摆幅：200mV
    • 默认强度：100Ω 终端
    • 2倍强度：50Ω终端
  • 还支持 1.8V 并行 CMOS 接口
• 可编程增益用于信噪比/SFDR权衡
• 直流偏移校正
• 支持低输入时钟幅度
• 包装：QFN-48（7毫米×7毫米）

参数

方框图

ADS58B18 与 ADS58B19 是德州仪器（TI）推出的高速低功耗模数转换器（ADC），核心优势为高采样率、超低功耗与灵活输出接口，适配多载波通信、功率放大器线性化等宽带信号处理场景，二者引脚兼容，仅分辨率与采样率存在差异。

一、核心产品参数

1. 基础性能指标

• 分辨率与采样率 ：ADS58B18 为 11 位分辨率，最高 200 MSPS 采样率；ADS58B19 为 9 位分辨率，最高 250 MSPS 采样率；均支持 30~80 MSPS 低速模式，自动降低功耗。
• 动态性能 ：150MHz 输入时，ADS58B18 SNR 典型值 66 dBFS、SFDR 81 dBc，支持 SNRBoost 技术（20MHz 带宽下 SNR 可达 77.7 dBFS）；ADS58B19 SNR 典型值 55.7 dBFS、SFDR 76 dBc；二者总谐波失真（THD）均优于 70 dBc。
• 输入特性 ：集成高阻抗模拟输入缓冲器，差分输入范围 1.5 VPP，输入带宽 550 MHz；共模电压 1.7V，输入电阻 4 kΩ，输入电容 2.1 pF，抗干扰能力强。
• 功耗与供电 ：模拟功耗典型值 258 mW（ADS58B18，200 MSPS）、287 mW（ADS58B19，250 MSPS）；数字功耗（DDR LVDS 低摆幅）69 mW；模拟电源（AVDD）与数字电源（DRVDD）均为 1.71.9V，缓冲器电源（AVDD_BUF）33.6V。

2. 环境与封装

• 工作温度：工业级范围（-40°C 至 85°C），结温最高 125°C；
• 封装形式：48 引脚 QFN 封装（7mm×7mm），带 PowerPAD 热增强结构，符合 RoHS 标准，引脚镀层为 NIPDAUAG，MSL 等级 3，峰值回流温度 260°C；
• ESD 防护：人体模型（HBM）2 kV，满足工业设备防护需求。

二、关键功能特性

1. 信号处理与增强

• SNRBoost 技术（仅 ADS58B18）：可优化特定带宽内 SNR，通过寄存器配置系数调整目标频段（0~fS/2），适配窄带高信噪比需求；
• 可编程增益：支持 0~3.5 dB 步进（0.5 dB / 步），通过降低满量程输入范围提升 SFDR，实现 SNR 与 SFDR 灵活权衡；
• 偏移校正：内置直流偏移校正环路，支持 ±10mV 偏移补偿，校正时间常数可通过寄存器配置（1M~2G 时钟周期）。

2. 输出接口与控制

• 双输出模式：支持 DDR LVDS（默认 100Ω 终端，可配置 50Ω）与 1.8V 并行 CMOS 接口，LVDS 摆幅可编程（200mV 低摆幅 / 350mV 标准摆幅）；
• 数据格式：兼容二进制补码与偏移二进制，支持位序（bit-wise）与字节序（byte-wise）输出，适配不同 FPGA/ASIC 接收逻辑；
• 串行接口：通过 SCLK/SDATA/SEN 引脚配置寄存器，支持测试模式、功耗控制、输出参数调整，OVR_SDOUT 引脚兼具过载指示与寄存器读回功能。

3. 低功耗设计

• 动态功耗缩放：采样率降低时自动缩减功耗，无性能损失；
• 多功耗模式：支持全局掉电（10 mW）、待机（185 mW）、输出缓冲器禁用三种低功耗模式，唤醒时间最短 50 ns。

三、应用与设计要点

1. 典型应用场景

• 通信基础设施：多载波 GSM/3G/LTE 基站接收机、宽带无线通信系统；
• 工业与测试：功率放大器（PA）线性化、高速数据采集、雷达信号处理；
• 仪器仪表：宽带测试设备、高频信号分析仪器。

2. 硬件设计建议

• 供电与去耦 ：AVDD、DRVDD、AVDD_BUF 需独立供电，就近放置 0.1 μF 陶瓷电容 + 1 μF 钽电容去耦，减少电源噪声耦合；
• 布局规范：PowerPAD 需焊接至 PCB 接地平面，搭配热过孔优化散热；模拟输入（INP/INM）与时钟输入（CLKP/CLKM）需差分对称布线，远离数字电路；LVDS 输出轨迹阻抗匹配（100Ω 差分）。
• 输入驱动：低频率输入采用单变压器驱动，高频率（＞奈奎斯特频率）推荐双变压器背对背配置，输入串接 5~10Ω 电阻抑制振铃。

3. 编程与配置

• 模式配置：通过 DFS 引脚或寄存器选择输出接口（LVDS/CMOS）与数据格式；SNRBoost、增益、偏移校正等功能通过串行寄存器启用与参数配置；
• 时钟适配：支持差分（正弦波、LVPECL、LVDS）或单端（LVCMOS）时钟输入，差分时钟振幅最低 0.2 VPP，时钟占空比 35%~65% 均可稳定工作。

四、产品差异与选型适配

• 核心差异：ADS58B18 分辨率更高（11 位）、SNR 性能更优，支持 SNRBoost 技术，适合对精度要求高的场景；ADS58B19 采样率更高（250 MSPS）、成本更低，适合对分辨率要求不高的高速采集场景；
• 选型建议：优先根据分辨率与采样率需求选型，需 11 位精度且采样率≤200 MSPS 选 ADS58B18，需更高采样率（≤250 MSPS）且预算敏感选 ADS58B19，二者硬件设计可复用。