0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

2023是否会成为Multi-Die的腾飞之年?

新思科技 来源:未知 2023-02-09 08:55 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

f6732c60-a812-11ed-bfe3-dac502259ad0.gif

今年似乎每个人都在讨论Multi-Die(集成多个异构小芯片)系统。随着计算需求激增和摩尔定律放缓,这种将多个异构晶粒或小芯片集成到同一封装系统中的方式,能够为实现苛刻PPA、控制成本以及满足上市时间的一系列需求提供一个更合理的解决方案。Multi-Die系统让开发者能够以具有成本效益的价格加速扩展系统功能、降低风险、快速打造新的产品型号,从而实现灵活的产品组合管理。

Multi-Die系统现在已经上市了,但这个概念是早在一两年前就被提出的,只不过进展一直十分缓慢。2023年对Multi-Die系统来说也许会是个转折点。

首先,以这些架构为基础的更广泛的生态系统日渐成熟,为实现成本效益以及取得成功提供了更大的机会。其次,设计和验证工具、IP以及制造方面的投资相结合,将会有效克服之前的障碍,为Multi-Die系统的普及铺平道路。Multi-Die正在逐渐被主流半导体世界所接受。

2023年,Multi-Die系统

被大规模采用的开端之年

从疫苗研发到气候变化,从智能手机到先进机器人,设备和系统的智能水平在不断提升,但对芯片的要求却是在尺寸不变或者更小的情况下,提供更高的带宽、更好的性能和更低的功耗。芯片尺寸正在接近极限,在单个SoC中,处理能力、内存、带宽也都遇到了瓶颈。

解决上述困境正是Multi-Die系统的价值所在,它为激发持续创新提供了新的途径。

Multi-Die系统可以拥有数万亿个晶体管,开发者可以根据特定功能的独特要求以及整体系统性能和成本目标,灵活地指定特定功能的晶粒采用特定的工艺技术。

我们预计从2023年开始,未来几年将是Multi-Die系统设计显著增长的几年。

  • 高性能计算(HPC)和超大规模数据中心领域因为存在大量计算密集型工作负载,预计将成为Multi-Die架构的最大采用者。

  • 移动设备领域的芯片开发者需要在设备尺寸和内存都受限的情况下实现更好的PPA,因此也会采用Multi-Die设计。考虑到Multi-Die的多种形式,一些移动设备制造商正在利用先进的封装来提高芯片密度。

  • 汽车芯片开发者也在采用Multi-Die架构,例如用于人工智能模型训练的Tesla D1。业内越来越多的芯片制造商对此愈加重视。通过针对不同的专业功能使用不同的晶粒,汽车子系统可以更好地满足整体PPA和成本要求。

凭借在成本、功能集成和扩展方面的优势,Multi-Die系统正迅速渗透到各个应用领域。所有迹象都表明,2023年将成为Multi-Die系统被大规模采用的开端之年。

Multi-Die生态系统越来越成熟

目前不仅AMD苹果亚马逊英特尔等芯片制造商推出了Multi-Die设计,业内其他主要厂商也在这方面取得了重大进展。Multi-Die架构的生态系统正在迅速走向成熟,这将加速Multi-Die系统在市场上的大规模采用。

工具支持是Multi-Die系统走向成熟的重要推动因素。

之前开发者们大多使用需要手动分析的专有工具和脚本,但现在有了更多统一而成熟的整体性工具,这些工具可以简化设计、验证、测试、签核和芯片生命周期管理等功能,让开发者不再被深层的设计复杂性所困扰。此外,标准化IP可以提供安全稳定的die-to-die连接,降低集成风险并加速chiplet市场发展。

联盟、流程和先进封装技术是推动Multi-Die生态系统走向成熟的另一个标志。

新思科技是主要行业联盟的一员,新思科技的3DIC Compiler协同设计和分析平台经过认证,可用于关键流程,并且针对先进的封装技术获得了生产验证。外包半导体封装和测试(OSAT)供应商则提供了Multi-Die封装所需的技术。此外,硅中介层、重分布层(RDL)和3D堆叠等先进封装技术取得了重大突破,能够实现高集成密度、更低功耗和更高性能。

在标准方面, 通用芯粒互连技术(UCIe)规范是关键的推动因素之一,并且成为目前die-to-die连接的首选标准:

  • 该规范目前支持2D、2.5D和桥接封装,预计将支持3D封装。

  • 唯一一种具有完整的die-to-die接口堆栈的标准。

  • 支持每个引脚高达32 Gbps的带宽,足以满足当前和未来的应用。

此外,利用光来传输和处理数据的硅光子技术也在异构Multi-Die封装中占有一席之地。通过提供高能效的带宽扩展,集成到Multi-Die系统中的光子芯片可以解决日益严峻的功耗和数据量挑战。OpenLight是一家由新思科技和Juniper Networks联合成立的公司,它提供了一个集成激光器的开放式硅光子平台,可简化将硅光子技术集成到芯片设计中的过程。

Multi-Die系统,从拐点到腾飞

如果2022年末是Multi-Die系统发展的转折点,那么2023年将是这类架构真正腾飞的一年。凭借包括EDA工具和IP在内的全面Multi-Die解决方案,新思科技实现了早期架构探索、快速软件开发和系统验证、高效设计实施、稳定的晶粒间连接以及改进的制造和可靠性。

新思科技的Multi-Die系统解决方案包括晶粒/封装协同设计、验证、IP、测试和修复、签核分析和芯片生命周期管理等技术。

与采用新的工艺节点相比,开发者们应该已经发现采用Multi-Die系统更具成本效益。另一些设计团队采用此系统是希望利用其实现PPA、成本和上市时间等方面的优势。无论如何,Multi-Die系统有望与单个晶粒一样成为主流芯片,推动应用实现更高性能,让人们的生活更快向数智低碳迈进。

f816f2b8-a812-11ed-bfe3-dac502259ad0.gif   


原文标题:2023是否会成为Multi-Die的腾飞之年?

文章出处:【微信公众号:新思科技】欢迎添加关注!文章转载请注明出处。


声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 新思科技
    +关注

    关注

    5

    文章

    923

    浏览量

    52631

原文标题:2023是否会成为Multi-Die的腾飞之年?

文章出处:【微信号:Synopsys_CN,微信公众号:新思科技】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    新思科技助力UCIe 3.0快速落地

    芯片已从单一整体式芯片发展为集成多个芯粒的 Multi-Die 设计,其中每个芯粒都针对处理、内存和数据传输等特定功能进行了优化。
    的头像 发表于 11-30 10:01 350次阅读

    新思科技以AI驱动EDA加速Multi-Die创新

    Multi-Die设计将多个异构或同构裸片无缝集成在同一封装中,大幅提升了芯片的性能和能效,因而在高性能计算(HPC)、人工智能(AI)、数据分析、先进图形处理和其他要求严苛的应用领域中至关重要。
    的头像 发表于 11-07 10:17 319次阅读

    面向芯粒设计的最佳实践

    半导体领域正经历快速变革,尤其是在人工智能(AI)爆发式增长、对更高处理性能及能效需求持续攀升的背景下。传统的片上系统(SoC)设计方案在尺寸与成本方面逐渐触及瓶颈。此时,Multi-Die设计应运而生,将SoC拆分为多个称为芯粒的芯片,并集成到单一封装内,成功突破了上述限制。
    的头像 发表于 10-24 16:25 765次阅读

    新思科技UCIe IP解决方案实现片上网络互连

    通用芯粒互连技术(UCIe)为半导体行业带来了诸多可能性,在Multi-Die设计中实现了高带宽、低功耗和低延迟的Die-to-Die连接。它支持定制HBM(cHBM)等创新应用,满足了I/O裸片
    的头像 发表于 08-04 15:17 2242次阅读

    新思科技网页端虚拟原型工具的工作流程

    片上系统(SoC)和基于芯粒的半导体的复杂性持续增长。随着Multi-Die架构、AI加速器和日益增加的内存带宽成为常态,在设计周期的早期解决性能和功耗问题变得尤为重要。
    的头像 发表于 08-04 15:08 682次阅读
    新思科技网页端虚拟原型工具的工作流程

    新思科技与三星深化合作加速AI和Multi-Die设计

    新思科技近日宣布,正与三星代工厂持续紧密合作,为先进边缘AI、HPC和AI应用的下一代设计提供强大支持。双方合作助力共同客户实现复杂设计的成功流片,并缩短设计周期。这些客户可以借助适用于SF2P工艺的经认证EDA流程优化功耗、性能和面积(PPA),并通过三星最新先进工艺技术支持的高质量IP产品组合可有效降低IP集成风险。
    的头像 发表于 07-18 13:54 742次阅读

    手机芯片:从SoC到Multi Die

    来源:内容由半导体行业观察编译自semiengineering。先进封装正在成为高端手机市场的关键差异化因素,与片上系统相比,它能够实现更高的性能、更大的灵活性和更快的上市时间。单片SoC凭借其外
    的头像 发表于 07-10 11:17 777次阅读
    手机芯片:从SoC到<b class='flag-5'>Multi</b> <b class='flag-5'>Die</b>

    CYW20706 RFCOMM串行端口,CYW20706上是否可以进行多连接?

    我正在测试RFCOMM_Serial_Port_Multi端口演示代码[CYW20706]。 我希望 CYW20706 芯片可以与SPP连接 最多可以同时连接 5 个。 如果我按照示例进行构建,第一个设备上的连接会成功,但两个设备上的连接会失败。 我们能找出原因吗?
    发表于 07-07 07:57

    利用新思科技Multi-Die解决方案加快创新速度

    Multi-Die设计是一种在单个封装中集成多个异构或同构裸片的方法,虽然这种方法日益流行,有助于解决与芯片制造和良率相关的问题,但也带来了一系列亟待攻克的复杂性和变数。尤其是,开发者必须努力确保
    的头像 发表于 02-25 14:52 1102次阅读
    利用新思科技<b class='flag-5'>Multi-Die</b>解决方案加快创新速度

    新思科技助力下一代数据中心AI芯片设计

    Multi-Die设计正成为增强数据中心现代计算性能、可扩展性和灵活性的关键解决方案。通过将传统的单片设计拆分为更小的异构或同构芯片(也称小芯片),开发者可以针对特定任务优化每个组件,进而
    的头像 发表于 02-20 09:17 833次阅读
    新思科技助力下一代数据中心AI芯片设计

    新思科技与英特尔携手完成UCIe互操作性测试

    IP(知识产权)的40G UCIe解决方案。这一成果标志着新思科技在Multi-Die(多芯片组件)解决方案领域取得了重大进展,进一步巩固了其在技术创新先驱中的领先地位。 一直以来,新思科技都专注于为
    的头像 发表于 02-18 14:18 772次阅读

    新思科技全新40G UCIe IP解决方案助力Multi-Die设计

    随着物理极限开始制约摩尔定律的发展,加之人工智能不断突破技术边界,计算需求和处理能力要求呈现爆发式增长。为了赋能生成式人工智能应用,现代数据中心不得不采用Multi-Die设计,而这又带来了许多技术要求,包括高带宽和低功耗Die-to-Die连接。
    的头像 发表于 02-18 09:40 812次阅读

    新思科技助力晶圆代工厂迎接Multi-Die设计浪潮

    过去几十年来,单片芯片一直是推动技术进步的主力。但就像工业革命期间,役畜被更高效强大的机器所取代一样,半导体行业如今也处于类似变革的阶段。
    的头像 发表于 02-15 10:57 953次阅读

    利用Multi-Die设计的AI数据中心芯片对40G UCIe IP的需求

    ,我们估计需要6000到8000个A100 GPU历时长达一个月才能完成训练任务。”不断提高的HPC和AI计算性能要求正在推动Multi-Die设计的部署,将多个异构或同构裸片集成到一个标准或高级封装中
    的头像 发表于 01-09 10:10 1634次阅读
    利用<b class='flag-5'>Multi-Die</b>设计的AI数据中心芯片对40G UCIe IP的需求

    新思科技Multi-Die系统如何满足现代计算需求

    的处理需求。为此,我们不断创新工程技术,Multi-Die系统也应运而生。这种在单一封装中实现异构集成的技术突破,不仅带来了更优越的系统功耗和性能,还提高了产品良率,加速了更多系统功能的整合。
    的头像 发表于 12-19 10:34 980次阅读