0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

新思科技携手Socionext实现3DIC芯片成功流片

新思科技 来源:新思科技 2026-03-19 12:35 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

在交付高性能、低功耗芯片的过程中——尤其是用于人工智能AI)和高性能计算(HPC)应用的 3D Multi-Die 设计——设计和开发的速度至关重要。

Socionext 在开始进行初始设计后,仅用七个月就完成了两次尖端 3DIC 芯片的成功流片,创造了复杂度和速度的新基准。该芯片基于先进的 TSMC-SoIC 技术,将两颗异构芯片(计算芯片采用 TSMC N3 工艺,I/O 芯片采用 TSMC N5 工艺)以面对面(F2F)配置进行堆叠。

为了加速工作流程并克服重大技术难题,Socionext 采用了新思科技的完整 IP 套件、电子设计自动化(EDA)工具和云解决方案。

Socionext 首席技术官兼执行副总裁 Rajinder Cheema 表示:“要在创纪录的时间内交付 3D Multi-Die 设计,必须拥有最优秀的合作伙伴和解决方案。我们与新思科技的合作,他们支持 3D 的 IP、AI 驱动的 EDA 流程和云解决方案,帮助我们克服了设计复杂性,在七个月内完成多次流片,并树立了创新和上市速度的新标准。”

新思科技解决方案:快速、可靠流片的核心引擎

随着多芯片设计复杂度不断增加,对强大、全面的设计和验证解决方案的需求也在增长。新思科技的 IP、EDA 工具和可扩展云资源帮助 Socionext 加速了开发的每个阶段。

IP 解决方案

新思科技丰富的 IP 产品组合,使 Socionext 能够快速、可靠地集成关键功能。通过利用预验证过的模块,设计团队可以专注于差异化和创新,而不是重复开发基础组件。

Socionext 采用了新思科技 3D 支持的 IP,包括:3DIO,PCIe 6.0,DDR5,测试 IP 以及 SLM 工艺、电压和温度(PVT)监控器等,这些 IP 确保设计符合 TSMC SoIC 要求。

通过定制化的 F2F 配置,新思科技的 PCIe 6.0 和 DDR5 IP 使得 Socionext 能够在单一封装中集成异构逻辑、存储器和接口单元,同时满足性能、功耗和密度目标。

3DIO IP 提供了 3D 芯片间连接,并与新思科技布局布线流程无缝集成。

EDA 工具

Socionext 使用了新思科技先进的 EDA 工具,从架构探索和 RTL 设计到物理实现和签核,这些工具专为应对 Multi-Die 和 3DIC 架构的独特挑战而设计,包括复杂互连、功耗管理和时序收敛。

主要工具包括:

Fusion Compiler:提供 AI 驱动的自适应流程,实现从 RTL 到 GDSII 的芯粒设计全流程自动化

Ansys Redhawk-SC(现已并入新思科技):用于多物理分析,支持早期热和 IR 压降优化

TestMAX DFT:用于测试数据的实现和访问,支持 IEEE 1838 标准

云 EDA 环境

验证复杂的 3DIC 设计需要大量计算资源。Socionext 采用了 Synopsys Cloud FlexEDA SaaS 环境,为设计人员提供 2000 个按需计算核心和多个 TB 的存储空间。


这种云模式支持并行处理多个仿真和分析,减少瓶颈,增强跨团队和跨地域的技术协作,大幅加快设计收敛。

在完成初步探索后,Socionext 使用了新思科技 Cloud FlexEDA 服务来实现其 3DIC 设计。

资源的可扩展性确保了 Socionext 能够满足紧迫的截止日期,并在设计时进行即时调整,完美应对设计挑战。

基于云的资源使 Socionext 的架构、设计和签核团队能够更紧密协作,并提高生产效率。

应用场景:紧凑、高效、强大

Socionext 的 3DIC 芯片将在多个应用领域产生影响。其高性能和低功耗特性使其非常适合 AI 和 HPC 工作负载,这些场景需要巨大的计算吞吐量和高效的数据处理,且通常受限于热环境。

得益于 TSMC SoIC 技术所实现的先进集成工艺,以及新思科技解决方案带来的设计优化,Socionext 的 3DIC 芯片能够提供下一代神经网络、数据分析和科学计算所需的速度和效率。

该芯片在消费领域也具有潜力。从智能手机和可穿戴设备到智能家居技术,市场对紧凑且节能的设备需求旺盛。通过堆叠芯片并优化尺寸和功耗,客户可以在不牺牲电池寿命或外形的情况下,交付功能丰富的产品。

beee6808-22a9-11f1-90a1-92fbcf53809c.jpg

加速 3DIC 和 Multi-Die 创新

Socionext 的 3DIC 流片不仅是技术里程碑,更是半导体设计未来的缩影。

随着传统工艺缩放接近物理极限,Multi-Die 设计(将多个芯粒集成在单一封装中)成为持续创新的关键策略。这一转变带来了新的挑战,包括复杂互连、异构集成,以及对端到端设计和验证流程的需求。

随着行业不断突破可能性的边界,新思科技始终致力于为客户提供他们成功所需的 IP、EDA 和云解决方案。无论是加快开发周期、支持先进封装,还是实现更高水平的集成和性能,我们的使命都是帮助像 Socionext 这样的创新者快速且可靠地将突破性的产品推向市场。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 新思科技
    +关注

    关注

    5

    文章

    977

    浏览量

    52986
  • 3DIC
    +关注

    关注

    3

    文章

    92

    浏览量

    20167
  • Socionext
    +关注

    关注

    2

    文章

    78

    浏览量

    17261

原文标题:新思科技联合Socionext,实现3DIC芯片超快速流片突破

文章出处:【微信号:Synopsys_CN,微信公众号:新思科技】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    行芯科技邀您共赴IIC 2026国际集成电路展览会暨研讨会

    企业,行芯科技荣幸受邀参与此次盛会,将于3月31日发表题为《Signoff全栈解决方案,赋能3DIC Chiplet一次成功》的主题演讲
    的头像 发表于 03-23 11:39 498次阅读

    3DIC集成技术的种类介绍

    3D集成技术至少包含3DIC集成和3DIC封装两个核心概念。顾名思义,两者均采用垂直方向堆叠芯片的方式实现集成,但核心区别在于,
    的头像 发表于 03-09 16:00 790次阅读
    <b class='flag-5'>3DIC</b>集成技术的种类介绍

    芯动科技与雄立科技合作高性能100G网络通信芯片一次成功

    近日,一站式IP和芯片定制赋能型领军企业——芯动科技宣布,与国内全栈网络通信芯片和解决方案提供商——雄立科技携手合作的高性能100G网络通信芯片,一次
    的头像 发表于 02-05 09:46 900次阅读
    芯动科技与雄立科技合作高性能100G网络通信<b class='flag-5'>芯片</b>一次<b class='flag-5'>流</b><b class='flag-5'>片</b><b class='flag-5'>成功</b>

    思科技分享实现AI芯片一次成功的十大策略

    带来错失融资机会、产品上市延期以及由此导致的市场份额流失等严重后果。 随着越来越多的芯片公司和初创企业投入到 AI 芯片开发中,一次成功
    的头像 发表于 01-19 11:08 863次阅读

    Cadence公司成功第三代UCIe IP解决方案

    为推动小芯片创新的下一波浪潮,Cadence 成功其第三代通用小芯片互连技术(UCIe)IP 解决方案,在台积电先进的 N
    的头像 发表于 12-26 09:59 532次阅读
    Cadence公司<b class='flag-5'>成功</b><b class='flag-5'>流</b><b class='flag-5'>片</b>第三代UCIe IP解决方案

    思科技LPDDR6 IP已在台积公司N2P工艺成功

    思科技近期宣布,其LPDDR6 IP已在台积公司 N2P 工艺成功,并完成初步功能验证。这一成果不仅巩固并强化了新思科技在先进工艺节点
    的头像 发表于 10-30 14:33 2169次阅读
    新<b class='flag-5'>思科</b>技LPDDR6 IP已在台积公司N2P工艺<b class='flag-5'>成功</b><b class='flag-5'>流</b><b class='flag-5'>片</b>

    思科携手武汉大学助力半导体人才培养

    9月,在新思科技中国三十周年之际,新思科携手武汉大学,共同举办为期五天的暑期实训 - 新青年成长营,邀请三十位优秀学子走进新思科技,深入了解从硅到系统的前沿技术与产业图景。
    的头像 发表于 10-09 11:20 836次阅读

    Socionext推出3D芯片堆叠与5.5D封装技术

    Socionext Inc.(以下简称“Socionext”)宣布,其3DIC设计现已支持面向消费电子、人工智能(AI)和高性能计算(HPC)数据中心等多种应用。通过结合涵盖Chiplet、2.5D
    的头像 发表于 09-24 11:09 2795次阅读
    <b class='flag-5'>Socionext</b>推出<b class='flag-5'>3</b>D<b class='flag-5'>芯片</b>堆叠与5.5D封装技术

    台积电日月光主导,3DIC先进封装联盟正式成立

    与日月光携手主导,旨在攻克先进封装领域现存难题,推动产业迈向新高度。 据了解,3DIC AMA 的成员构成极为多元,广泛涵盖晶圆代工、封装、设备与材料等多个关键领域的企业,首批加入的成员数量就已达到 37 家。台积电、日月光作为领军者,
    的头像 发表于 09-15 17:30 1291次阅读

    思科技青少年芯片科普公开课武汉开讲

    8月10日,由新思科芯片设计行业顶尖专家团队与中学教师联合开发的青少年芯片科普公开课,在武汉成功开讲!
    的头像 发表于 08-25 15:36 959次阅读

    行芯科技亮相第三届芯粒开发者大会

    在刚刚于无锡圆满落幕的第三届芯粒开发者大会——这场汇聚全球顶尖芯片企业、科研机构及产业链专家的盛会上,行芯科技作为国内Signoff领域的领军企业,受邀发表了主题演讲《面向3DIC的Signoff挑战与行芯创新性策略》,为行业破解3DI
    的头像 发表于 07-18 10:22 1125次阅读

    适用于先进3D IC封装完整的裸到系统热管理解决方案

    摘要半导体行业向复杂的2.5D和3DIC封装快速发展,带来了极严峻的热管理挑战,这需要从裸层级到系统层级分析的复杂解决方案。西门子通过一套集成工具和方法来应对这些多方面的挑战,这些工具和方法结合了
    的头像 发表于 07-03 10:33 1398次阅读
    适用于先进<b class='flag-5'>3</b>D IC封装完整的裸<b class='flag-5'>片</b>到系统热管理解决方案

    思科携手微软借助AI技术加速芯片设计

    近日,微软Build大会在西雅图盛大开幕,聚焦AI在加速各行业(包括芯片设计行业)科学突破方面的变革潜力。作为Microsoft Discovery平台发布的启动合作伙伴,新思科技亮相本次大会,并携手微软将AI融入
    的头像 发表于 06-27 10:23 1255次阅读

    行芯科技揭示先进工艺3DIC Signoff破局之道

    学术会议”上,行芯科技CEO贺青博士基于最近与Top设计公司合作成功的先进工艺3DIC项目经验,发表了题为《面向3DIC的Signoff
    的头像 发表于 06-12 14:22 1440次阅读

    芯片首次成功率仅14%?合科泰解析三大破局技术

    你知道吗?把设计好的芯片图纸变成实物,这个关键步骤叫“”。但最近行业曝出一个惊人数据:2025年,芯片第一次
    的头像 发表于 06-03 17:50 1343次阅读