AI与Multi-Die时代的快速仿真：EDA快仿工具选型指南与验证效率优化方法

导语：为什么“快仿”已经成为先进芯片设计的关键基础设施？

过去，仿真性能问题通常只是“验证效率低”。但在AI加速器、HBM系统、Chiplet与Multi-Die架构成为主流之后，仿真速度已经直接影响：

架构决策周期；

软件开发启动时间；

流片风险；

数据中心级功耗目标；

产品上市窗口。

尤其在Multi-Die系统中，验证对象不再只是单一SoC，而是：

多裸片互连；

HBM子系统；

Die-to-Die协议；

热与功耗协同；

软件栈与硬件协同运行。

传统CPU-based仿真流程往往会出现几个典型问题：

挑战	后果
RTL仿真速度不足	软件团队无法提前启动
模拟/SPICE验证时间过长	AMS迭代周期以周甚至月计算
Multi-Die容量爆炸	验证覆盖率下降
HBM/高速接口复杂度提升	时序与信号完整性风险增加
验证资源固定化	高峰期许可证与算力不足

因此，“快仿”已经不再是单一工具能力，而是：

一套覆盖架构探索、功能验证、混合信号验证、硬件加速与云资源调度的系统工程。

什么是真正意义上的“快仿”？

很多团队将“快仿”简单理解为“仿真速度更快”，但在先进EDA流程中，快仿实际上包含四个层次：

1. RTL级快速功能验证

目标：

提高回归吞吐量；

更早发现逻辑Bug；

支撑软件团队提前开发。

典型工具：

RTL Simulator

功能验证平台

并行回归系统

关键指标：

编译速度

仿真吞吐量

覆盖率收敛效率

在超大规模SoC与Multi-Die设计中，传统RTL仿真容易遭遇容量瓶颈。新思科技VCS®验证平台通过大规模并行验证能力，可支持复杂Chiplet系统的功能验证，并与后续硬件加速流程协同。

2. 硬件加速与仿真加速（Emulation）

当设计规模达到数百亿门甚至更大时，仅依赖软件仿真通常无法满足需求。

此时需要：

FPGA原型验证；

硬件仿真加速；

软件驱动协同验证。

为什么大型AI芯片越来越依赖硬件加速？

原因很直接：

AI/HPC系统需要运行真实工作负载验证：

操作系统；

Driver；

AI Runtime；

HBM内存访问；

Die-to-Die通信。

这些场景在纯软件仿真中可能需要数周甚至数月。

新思科技ZeBu® Server 5硬件加速系统面向超大规模设计，支持超过4000亿门复杂SoC与Multi-Die系统验证。对于需要连续运行完整软件栈的AI芯片项目，其价值不仅在于速度提升，更在于：

更早发现系统级问题；

提前启动软件生态；

降低流片后系统级Bug风险。

公开资料显示，AMD在复杂Multi-Die系统验证中采用ZeBu平台，以支持长时间工作负载运行并降低项目风险。

GPU-SPICE为何成为AMS验证的新方向？

模拟验证为什么越来越慢？

先进工艺下，模拟/混合信号复杂度正在急剧增加：

224G SerDes

HBM PHY

PMIC

射频前端

高速PLL

这些模块高度依赖晶体管级SPICE验证。

问题在于：
传统CPU SPICE仿真往往需要：

数天；

数周；

甚至数月。

这会直接拖慢：

参数优化；

Corner验证；

Monte Carlo分析；

收敛迭代。

GPU加速SPICE的核心价值是什么？

GPU并行架构特别适合：

大规模矩阵运算；

并行求解；

高密度瞬态分析。

新思科技PrimeSim Continuum™采用GPU加速SPICE技术，据新思科技资料显示，在配置8 GPU时，其仿真速度相较CPU基线最高可提升11.5倍。

这意味着什么？

例如：

原本需要两周完成的模拟验证；

有机会缩短至数天。

其工程价值并不只是“更快”，而是：

允许更多验证轮次；

提升PPA优化空间；

提高流片前信心；

降低后期ECO风险。

快仿工具选型：五个最关键的评估维度

1. 仿真容量是否匹配未来两代产品？

很多团队选型时只看当前项目。

但AI与Multi-Die设计的特点是：
容量增长速度远超历史经验。

建议重点评估：

是否支持Chiplet架构；

是否支持HBM子系统；

是否支持超大规模回归；

是否支持软件协同验证。

如果平台无法覆盖未来2-3代产品，很容易在下一代架构升级时重新迁移流程。

2. 精度与速度是否可动态平衡？

这是AMS与混合信号验证的核心。

传统方法往往是：

要么SPICE精度；

要么数字验证速度。

问题是：
先进系统同时需要两者。

新思科技RTVS（实时视图切换）技术的核心思路，是在验证过程中动态切换模拟与数字视图。

其价值在于：

关键路径保留SPICE精度；

非关键部分采用更快抽象模型；

在保证精度前提下提升整体验证效率。

对于HBM、DDR与高速I/O验证，这种动态混合验证能力尤为关键。

3. 是否支持端到端协同验证？

现代芯片验证已经不是孤立环节。

典型流程涉及：

架构探索；

RTL验证；

AMS验证；

软件验证；

封装协同；

热与功耗分析。

如果工具链彼此割裂，会导致：

数据无法复用；

模型重复构建；

调试成本激增。

在Multi-Die场景中，新思科技3DIC Compiler™与验证平台协同，可实现从架构规划到实现与验证的一体化流程。

其价值不仅是工具集成，更是：

降低跨团队协同成本；

减少模型不一致；

提高系统级可预测性。

4. AI能力是否真正融入验证流程？

很多EDA平台已经开始引入AI，但关键问题是：

AI究竟在优化什么？

真正有价值的AI能力，应直接解决：

参数搜索爆炸；

Corner组合复杂；

PPA优化空间有限；

人工调优效率低。

新思科技ASO.ai™的重点，是通过机器学习自动探索设计空间。

在部分模拟优化场景中，据新思科技资料显示，其任务效率提升可达10倍至100倍。

其核心价值不是“替代工程师”，而是：

缩短搜索时间；

减少人工试错；

提升设计收敛速度。

5. 云弹性能力是否足够？

先进验证最大的隐藏瓶颈之一，其实是资源。

很多项目会遇到：

Tape-out前许可证不足；

回归高峰算力不够；

全球团队环境部署缓慢。

传统本地EDA模式容易导致：

大量闲置资源；

高峰期又严重不足。

Synopsys Cloud提供按使用量付费模式，可在设计高峰期动态扩展数百甚至数千许可证。

对于AI芯片初创公司或全球协同团队，其意义非常现实：

几小时内启动环境；

快速扩展验证容量；

避免重资产投入；

支持跨区域协同。

公开案例显示，AI加速器公司TetraMem通过新思云平台，在数天内部署完整EDA环境并支持全球团队协作。

不同项目阶段的快仿选型建议

项目阶段	核心目标	推荐重点
架构探索	提前评估PPA与系统行为	Platform Architect™
RTL验证	提高回归吞吐量	VCS®
软件协同验证	提前运行真实工作负载	ZeBu®
AMS验证	缩短SPICE周期	PrimeSim Continuum™
Multi-Die实现	系统级协同优化	3DIC Compiler™
高峰期资源扩展	降低资源瓶颈	Synopsys Cloud

总结：未来的“快仿”竞争，本质是系统级验证能力竞争

AI、HBM、Chiplet与Multi-Die正在重新定义EDA验证体系。

未来真正有竞争力的快仿平台，不只是“跑得更快”，而是能够：

在系统级保持验证一致性；

在精度与效率之间动态平衡；

支持超大规模软件驱动验证；

通过AI缩短设计收敛；

通过云实现资源弹性。

从RTL验证到GPU-SPICE、从硬件加速到Multi-Die协同，新思科技正在构建覆盖先进芯片设计全流程的验证基础设施体系。

对于正在评估下一代EDA验证平台的团队，更重要的问题已经不是：

“哪个仿真器更快？”

而是：

“哪套验证体系能够支撑未来三代AI与Multi-Die产品演进？”

了解新思科技如何助力复杂SoC、AI与Multi-Die系统实现更高效的验证与架构探索，将有助于企业在先进工艺竞争中降低风险并加快产品上市节奏。

FAQ

Q1：快仿是否会牺牲验证精度？

不一定。先进验证流程的关键趋势，是通过动态抽象与混合验证实现“局部高精度 + 全局高效率”。例如RTVS技术可在模拟与数字视图间动态切换，在关键路径保留SPICE精度。

Q2：GPU-SPICE适合所有模拟验证场景吗？

并非所有场景都适合。GPU-SPICE尤其适用于：

大规模瞬态分析；

高速接口；

射频；

HBM PHY；

多Corner验证。

对于小规模模拟模块，其收益可能有限。

Q3：什么时候应该引入硬件加速平台？

当项目出现以下特征时通常需要考虑：

软件栈复杂；

设计规模超大；

需要运行真实工作负载；

RTL仿真无法满足周期要求；

Multi-Die系统验证复杂度过高。

Q4：Multi-Die设计为何对快仿要求更高？

因为其验证对象已经从“单芯片”扩展到：

Die-to-Die互连；

HBM子系统；

热耦合；

功耗协同；

软件与系统级行为。

验证维度呈指数级增长。

Q5：云化EDA是否适合安全敏感项目？

目前很多EDA云平台已支持：

私有云；

混合云；

权限隔离；

加密传输；

合规审计。

企业通常可根据IP安全等级选择部署模式。

审核编辑 黄宇