0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

面向芯粒设计的最佳实践

新思科技 来源:新思科技 2025-10-24 16:25 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

半导体领域正经历快速变革,尤其是在人工智能AI)爆发式增长、对更高处理性能及能效需求持续攀升的背景下。传统的片上系统(SoC)设计方案在尺寸与成本方面逐渐触及瓶颈。此时,Multi-Die设计应运而生,将SoC拆分为多个称为芯粒的芯片,并集成到单一封装内,成功突破了上述限制。

基于芯粒的设计方案具备多项优势:在AI与高性能计算(HPC)应用中,通过将计算、存储与输入输出(I/O)功能解耦,助力提升计算能力;在汽车与边缘AI应用场景下,将大型芯片拆分为尺寸更小、更适配量产的元器件,从而提高生产良率与产品可靠性;借助对封装内部芯粒组合的灵活重构,能够快速推出新产品,缩短产品迭代周期。

芯粒设计最佳实践

对于考虑采用芯粒设计方案的开发者,以下是八项最佳实践:

从合理的系统分区入手

首先将系统设计拆解为计算、存储、I/O等功能模块,并明确哪些功能应作为独立芯粒存在。针对高性能元器件,选择先进的工艺节点;而对于性能要求较低的模块,则选用技术成熟、性价比高的工艺节点。在此过程中,需精心平衡速度、功耗与系统整体效率之间的权衡关系。此外,还应考虑系统的可扩展性,选择能够支持未来升级或功能变更的标准与接口

为每个芯粒选择合适的工艺节点

并非所有功能皆可从最新技术中获得同等程度的提升。例如,存储器的微缩效率通常不及逻辑电路,因此在较成熟的工艺节点上制造存储器芯粒,既能降低成本,又不会影响性能。在集成芯粒时,需考虑芯粒应采用3D堆叠结构(以实现更低延迟与功耗),还是2.5D并排布局(以简化实现流程)。

精心规划Die-to-Die连接

选择合适的接口对芯粒间实现无缝通信至关重要。UCIe等行业标准在Die-to-Die连接领域的应用正日益广泛。设计时需确保连接带宽与系统所需的数据吞吐量相匹配,同时兼顾主数据与边带控制数据的传输需求。此外,还需精心规划封装内芯粒的布局与互连方式来优化物理结构,确保设计符合目标尺寸与形状要求。根据物理布局的不同,Die-to-Die接口可用的“边缘区域”(beachfront)面积会有所差异,可能需要采用不同的接口配置。切勿忽视热管理的重要性,单一封装内的多个芯粒可能产生热点,因此必须在设计中融入充足的冷却与散热方案。

了解先进的封装方案

选择合适的封装技术是实现设计目标的关键。封装方案涵盖从传统有机基板到支持更高密度与性能的先进中介层等多种类型。设计时需综合考虑外形尺寸与整体成本:先进封装方案通常具备更强的性能,但实施成本更高、复杂度也更大。要确保开发时间表预留足够时间用于全面测试与良率管理。每个芯粒都应单独测试,确保仅选择“已知合格芯粒”(KGD)进行最终组装。在Die-to-Die接口中加入冗余与修复功能,有助于提升组装、测试及量产阶段的封装良率。此外,需密切监控供应链,确保所有芯粒组件与封装材料的采购稳定可靠。

设计时融入安全考量

安全应作为所有基于芯粒的系统的基础要素。需确保每个芯粒都通过信任根(RoT)进行认证与锚定,以防止未授权访问,并安全管理密钥(尤其在多租户环境中)。通过加密技术与安全通信协议保护芯粒间传输的数据。同时,需规划安全启动流程,从硬件与软件两个层面防范篡改行为。

投入开展系统级设计与验证

尽早且高频率地开展系统级仿真与硬件辅助验证,有助于在硬件制造前发现集成问题,节省宝贵的时间与资源。采用软硬件协同设计模式,可加速开发进程,缩短产品上市时间。为单个芯粒与最终封装系统制定完善的测试计划也至关重要,这是确保可靠性与性能的关键。分级测试等新方法可用于评估单个芯粒,并验证其在Multi-Die设计中组装后的性能。此外,还需投入资源开展系统级热建模与串扰分析,以准确评估最终产品中的Multi-Die相互作用。

聚焦控制与管理系统

许多芯粒(尤其在数据中心环境中)可受益于专用的控制与管理系统。这类系统配备CPU,负责管理初始化、低速外设以及RoT等安全功能。通过收集、汇总与分发遥测数据,这类系统还能提升芯片的可靠性、可用性与可服务性(RAS)。

借力生态系统合作伙伴与专业技术

由于芯粒技术与方案仍相对较新且在持续演进,与经验丰富的伙伴合作至关重要。新思科技等行业领导者不仅提供经过硅验证的IP解决方案,还提供设计服务与封装指导。这些IP解决方案正与Arm计算子系统(CSS)集成,以进一步加快芯粒开发速度、降低风险。及时了解最新的芯粒标准也同样关键:通用UCIe联盟、JEDEC等行业组织会提供关于芯粒技术新进展的重要更新与资源;而imec、ASRA等机构则在为汽车行业制定专门的芯粒提案与指导规范。

释放基于芯粒设计的优势

基于芯粒的设计方案为打造下一代高性能系统提供了灵活且可扩展的路径。设计团队通过遵循上述最佳实践,能够从容应对(芯粒设计的)复杂性,充分发挥基于芯粒方案的优势。若需在整个芯粒开发周期(从概念构思到产品落地)中获取专业指导,建议与精通从芯片到系统集成全领域的专家展开合作。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 半导体
    +关注

    关注

    339

    文章

    31583

    浏览量

    268139
  • AI
    AI
    +关注

    关注

    91

    文章

    42376

    浏览量

    303360
  • 新思科技
    +关注

    关注

    5

    文章

    994

    浏览量

    53042
  • 芯粒
    +关注

    关注

    1

    文章

    90

    浏览量

    470

原文标题:Multi-Die设计不踩坑指南:经市场认证的八个关键点

文章出处:【微信号:Synopsys_CN,微信公众号:新思科技】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    设计与异质集成封装方法介绍

    近年来,设计与异质集成封装技术受到了行业内的广泛关注,FPGA(如赛灵思与台积电合作的Virtex系列)、微处理器(如AMD的EPYC系列、英特尔的Lakefield系列)等产品,均借助
    的头像 发表于 03-09 16:05 1082次阅读
    <b class='flag-5'>芯</b><b class='flag-5'>粒</b>设计与异质集成封装方法介绍

    微电子获评苏州大学优秀社会实践基地

    实践育人工作的充分肯定,也是对双方在产学协同、人才培养与社会服务等方面合作成效的高度认可。 作为面向集成电路产业的一线企业,华微电子始终坚持“人才是第一资源”的理念,积极为高校学生提供真实产业场景与工程化
    的头像 发表于 01-09 18:59 1470次阅读

    Cadence工具如何解决设计中的信号完整性挑战

    设计中,维持良好的信号完整性是最关键的考量因素之一。随着芯片制造商不断突破性能与微型化的极限,确保组件间信号的纯净性与可靠性面临着前所未有的巨大挑战。对于需要应对信号完整性与电源完整性复杂问题的工程师而言,深入理解这些挑战的细微差异,是设计出高效、可靠
    的头像 发表于 12-26 09:51 561次阅读
    Cadence工具如何解决<b class='flag-5'>芯</b><b class='flag-5'>粒</b>设计中的信号完整性挑战

    科技荣获2025年上市公司董事会办公室优秀实践案例

    近日,中国上市公司协会正式发布“上市公司董办最佳实践案例征集活动”评选结果,国科技获评“2025年上市公司董事会办公室优秀实践”。此次荣誉的获得是监管机构与资本市场对国
    的头像 发表于 12-15 11:39 658次阅读
    国<b class='flag-5'>芯</b>科技荣获2025年上市公司董事会办公室优秀<b class='flag-5'>实践</b>案例

    长电科技荣获2025年上市公司可持续发展最佳实践案例

    近日,长电科技荣获中国上市公司协会颁发的“2025年度上市公司董事会最佳实践案例”“2025年上市公司可持续发展最佳实践案例”两项大奖,彰显市场对长电科技公司治理,践行ESG可持续发展
    的头像 发表于 12-10 10:34 843次阅读
    长电科技荣获2025年上市公司可持续发展<b class='flag-5'>最佳</b><b class='flag-5'>实践</b>案例

    思瑞浦获评“2025年上市公司董事会最佳实践案例”

    喜讯11月18日,中国上市公司协会发布“2025年上市公司董事会最佳实践案例评选榜单”。思瑞浦凭借在董事会运作及董事会创新特色等方面的优秀表现,获评“2025年上市公司董事会最佳实践
    的头像 发表于 11-18 16:33 1488次阅读
    思瑞浦获评“2025年上市公司董事会<b class='flag-5'>最佳</b><b class='flag-5'>实践</b>案例”

    UCIe协议代际跃迁驱动开放生态构建

    在芯片技术从 “做大单片” (单片SoC)向 “小芯片组合” (式设计)转型的当下,一套统一的互联标准变得至关重要。UCIe协议便是一套芯片互联的 “通用语言”。
    的头像 发表于 11-14 14:32 1819次阅读
    UCIe协议代际跃迁驱动开放<b class='flag-5'>芯</b><b class='flag-5'>粒</b>生态构建

    元智荣获2025金辑奖最佳技术实践应用奖

    2025年盖世汽车第七届“金辑奖”揭晓,爱元智凭借全球化辅助驾驶芯片M57系列荣获“最佳技术实践应用奖”。
    的头像 发表于 11-02 09:17 1005次阅读

    借助Arm技术构建计算未来

    。这样的转变让行业聚焦实现的探讨,而将由定制化工程项目转向可扩展行业实践则必须从以下三大关键领域谈起。
    的头像 发表于 09-25 17:18 1450次阅读

    奇异摩尔助力OISA全向智感互联IO技术白皮书发布

    提供商,奇异摩尔凭借其在领域的深厚技术积累与产业实践,多方位贡献于该白皮书的撰写与关键技术路径的梳理工作。
    的头像 发表于 09-23 15:55 2431次阅读
    奇异摩尔助力OISA全向智感互联IO<b class='flag-5'>芯</b><b class='flag-5'>粒</b>技术白皮书发布

    技术的专利保护挑战与应对策略

    本文由TechSugar编译自SemiWiki在半导体行业中,许多产品由独立制造和分销的组件组装而成,这一特点为商业专利保护带来了特殊考量。而(Chiplet)的出现,则打破了这种传统模式,它所
    的头像 发表于 09-18 12:15 1249次阅读
    <b class='flag-5'>芯</b><b class='flag-5'>粒</b>技术的专利保护挑战与应对策略

    技术资讯 I 基于(小晶片)的架构掀起汽车设计革命

    的通信能力的支持,以提升车辆性能、舒适性和安全性。芯片行业的关键进展之一是(小晶片)技术的横空出世。(小晶片)具有灵活、可扩展且经济高效的特点,能将多种技术集
    的头像 发表于 09-12 16:08 868次阅读
    技术资讯 I 基于<b class='flag-5'>芯</b><b class='flag-5'>粒</b>(小晶片)的架构掀起汽车设计革命

    微电子所在集成电迁移EDA工具研究方向取得重要进展

    随着高性能人工智能算法的快速发展,(Chiplet)集成系统凭借其满足海量数据传输需求的能力,已成为极具前景的技术方案。该技术能够提供高速互连和大带宽,减少跨封装互连,具备低成本、高性能等显著
    的头像 发表于 09-01 17:40 955次阅读
    微电子所在<b class='flag-5'>芯</b><b class='flag-5'>粒</b>集成电迁移EDA工具研究方向取得重要进展

    科技亮相第三届开发者大会

    在刚刚于无锡圆满落幕的第三届开发者大会——这场汇聚全球顶尖芯片企业、科研机构及产业链专家的盛会上,行科技作为国内Signoff领域的领军企业,受邀发表了主题演讲《面向3DIC的S
    的头像 发表于 07-18 10:22 1216次阅读

    2.5D/3D集成技术研究现状

    面向高性能计算机、人工智能、无人系统对电子芯片高性能、高集成度的需求,以 2.5D、3D 集成技术为代表的先进封装集成技术,不仅打破了当前集成芯片良率降低、成本骤升的困境,也是实现多种类型、多种材质、多种功能集成的重要手段。
    的头像 发表于 06-16 15:58 2293次阅读
    多<b class='flag-5'>芯</b><b class='flag-5'>粒</b>2.5D/3D集成技术研究现状