0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

新思科技以AI驱动EDA加速Multi-Die创新

新思科技 来源:新思科技 2025-11-07 10:17 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

Multi-Die设计将多个异构或同构裸片无缝集成在同一封装中,大幅提升了芯片的性能和能效,因而在高性能计算(HPC)、人工智能AI)、数据分析、先进图形处理和其他要求严苛的应用领域中至关重要。

Multi-Die设计虽然代表了一项突破性的飞跃,但也带来了诸多工程开发方面的挑战。在2025年芯粒峰会上,来自Ansys、英特尔、新思科技和台积公司的行业专家汇聚一堂,围绕日益复杂的技术挑战展开深入探讨,并分享了宝贵的见解与建议。

应对多物理场挑战

Multi-Die设计带来的变革性优势毋庸置疑,但随之而来的挑战同样令人生畏。与会专家指出,如何有效管理影响功耗和热完整性的多物理场相互作用,是其中尤为棘手的难题。

Ansys电子、半导体光学事业部的研究员兼首席技术专家Norman Chang表示:“电气机械、流体和热之间的相互作用非常复杂。”

面对这些相互关联的领域,设计团队必须理解和分析其中涉及的所有相互作用和影响。Chang强调:“必须综合考虑所有因素。”

英特尔架构、设计与技术解决方案及技术开发副总裁Lalitha Immaneni也表示,日益增长的处理需求使Multi-Die设计中的功耗和热管理进一步复杂化。

她谈到:“以AI领域为例,带宽持续提升,容量面临瓶颈,功耗也在不断上升。未来五到十年内,设计的功耗可能高达五千瓦。我们该如何应对这样的局面?”

缩放和优化问题

随着Multi-Die设计日益复杂,各个维度上的微缩/扩展和优化已成为关键考量。工程师必须致力于器件微型化(微缩)、增强性能和容量(纵向扩展),并拓展多器件或系统间的连接与集成(横向扩展)。

每个维度都伴随着特有的挑战,包括功耗控制、散热、信号完整性和整体系统可靠性的保障。

Immaneni表示,英特尔正在推进系统技术协同优化(STCO),即同步优化系统架构、技术节点和设计方法,以期在半导体制造过程中实现性能、功耗和成本效益的全面改善。

她强调:“如果忽视协同优化,一旦执行过程中出现问题,就要付出代价,损失将无法弥补。”

新思科技产品线管理执行总监Shekhar Kapoor补充说:“这是一个多尺度问题。我们需要同时进行微缩、纵向扩展和横向扩展,必须在所有这些不同尺度上进行优化,而每个尺度在性能、时序、电气、散热甚至成本方面都有不同的KPI。”

AI赋能Multi-Die设计

与会专家表示,电子设计自动化(EDA)工具和方法学的进步,为应对Multi-Die挑战提供了有力支持。特别是AI驱动的工具,正被用来优化性能、功耗和成本。

在谈到AI辅助设计优化时,Kapoor表示:“它可以解决布局、布线、架构搭建等问题,还能探索庞大的多目标解空间,显著加快设计进程。”

台积公司的IP和3DFabric高级总监Lluis Paris也表示:“AI正助力我们更快找出哪些材料组合可以实现更好的性能表现。我们还利用AI处理大量复杂的DRC(设计规则检查),判断它们是否完整。”

推动Multi-Die封装技术发展和行业标准制定

与会专家一致认为,Multi-Die封装是当前面临的重大挑战之一,还有多个障碍需要攻克。

Paris强调:“我们需要共同努力,解决混合键合和3D封装方法问题。相关技术指日可待。”

Immaneni补充道:“在开发一些复杂的3DIC解耦技术时,我认为材料方面需要大量创新。例如,分层问题、热管理问题、高速I/O的可靠性问题,都是亟需解决的技术挑战。只有大力推动材料创新,才能真正解决这些技术难题。”

与会专家还指出了行业标准的重要性,但也坦言在实际推进中面临不小的阻力。

Immaneni表示:“我们面临的最大挑战之一是UCIe的各种变体,也就是外部内存问题。它们必须针对现有封装技术进行认证。”

Paris认为:“我完全认可UCIe标准本身的价值。但遗憾的是,市场上的实际情况并不理想。”他指出,客户青睐UCIe PHY的高能效表现,但往往忽视了对标准协议的采用。

整合研究方向与专业技能

与会专家认为,为了应对复杂的Multi-Die设计挑战并加速创新,必须依靠全行业的协作和工程技能的持续演进。

Chang预言:“由1,000个芯粒组成的芯片并不遥远,或许就在未来两三年。我们还有大量研究工作需要开展,必须与大学和新思科技等伙伴携手,共同实现这一愿景。”

工作流程和工程技能也必须融合。

Immaneni强调:“观察当下那些正在不断成长和创新的工程师,你会发现他们的技能已不再局限于某个特定领域。不再有单一的芯片架构师、封装架构师或平台架构师,现在需要的是跨领域的综合能力。”

Paris补充道:“你需要成为一个通才。真正的价值体现在跨领域知识的融会贯通。如果你只是深入钻研一个极窄的领域,未必能解决一些边界模糊的新问题。”

Kapoor总结说:“不要像工程师那样看问题,而要像创新者那样去思考。技术能力固然重要,但创造力同样不可或缺。这就是为什么我们需要构建一个合作共赢的生态系统。它是成就一切的基础。没有生态系统,我们将寸步难行。”

注明:本文包含2025年1月21至23日在美国加利福尼亚州圣克拉拉举行的芯粒峰会上,相关人士在专家座谈会上发表的观点。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 半导体
    +关注

    关注

    339

    文章

    31560

    浏览量

    267985
  • eda
    eda
    +关注

    关注

    72

    文章

    3172

    浏览量

    184218
  • 新思科技
    +关注

    关注

    5

    文章

    994

    浏览量

    53028
  • 芯粒
    +关注

    关注

    1

    文章

    89

    浏览量

    467

原文标题:迈向“千芯粒”时代:新思科技以AI驱动EDA加速Multi-Die创新

文章出处:【微信号:Synopsys_CN,微信公众号:新思科技】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    AIMulti-Die时代的快速仿真:EDA快仿工具选型指南与验证效率优化方法

    导语:为什么“快仿”已经成为先进芯片设计的关键基础设施? 过去,仿真性能问题通常只是“验证效率低”。但在AI加速器、HBM系统、Chiplet与Multi-Die架构成为主流之后,仿真速度已经
    的头像 发表于 05-22 15:47 131次阅读

    思科技携手台积公司全面加速EDA、IP及系统协同创新

    Power Rail,SPR)的 A16 与 A14 等节点,在已通过硅验证的 IP、AI 驱动EDA 流程以及系统级技术赋能等方面取得多项重要进展。
    的头像 发表于 05-12 16:26 286次阅读

    思科AI赋能EDA全流程升级

    在系统复杂度不断攀升、异构架构全面兴起的今天,AI 正在重新定义芯片设计的逻辑与速度。从设计、仿真到验证与多物理场分析,每一道流程都在经历一场由生成式 AI 与 Agentic AI 共同驱动
    的头像 发表于 04-07 11:01 4173次阅读

    思科技携手Socionext实现3DIC芯片成功流片

    在交付高性能、低功耗芯片的过程中——尤其是用于人工智能(AI)和高性能计算(HPC)应用的 3D Multi-Die 设计——设计和开发的速度至关重要。
    的头像 发表于 03-19 12:35 831次阅读
    新<b class='flag-5'>思科</b>技携手Socionext实现3DIC芯片成功流片

    思科技发布全新软件定义硬件辅助验证解决方案

    日益增长的需求。凭借新思科技 HAV 平台独特的软件定义能力驱动,HAV 平台在设计复杂度叠加、上市周期日益紧迫的背景下,为验证全球最复杂的 Multi-DieAI 芯片,在性能
    的头像 发表于 03-17 17:17 784次阅读

    软件定义的硬件辅助验证如何助力AI芯片开发

    半导体行业正处于关键转折点。2025 年,1927 亿美元的风险投资涌入 AI 领域,市场对匹配 AI 快速创新周期的验证平台的需求激增。随着 AI
    的头像 发表于 12-29 11:17 879次阅读
    软件定义的硬件辅助验证如何助力<b class='flag-5'>AI</b>芯片开发

    思科Multi-Die方案助力车企迈向汽车电子新时代

    汽车行业正加速驶向智能座舱、电驱与完全自动驾驶并存的未来。背后的核心挑战在于:如何设计能够在车辆生命周期内实现更好性能与高可靠性的芯片。
    的头像 发表于 12-17 10:19 599次阅读

    思科技助力UCIe 3.0快速落地

    芯片已从单一整体式芯片发展为集成多个芯粒的 Multi-Die 设计,其中每个芯粒都针对处理、内存和数据传输等特定功能进行了优化。
    的头像 发表于 11-30 10:01 942次阅读

    伴芯科技重磅发布DVcrew与PDcrew两大创新产品,AI智能体重构EDA

    中国成都,2025年11月20日–今日,在2025集成电路发展论坛(成渝)暨三十一届集成电路设计业展览会(ICCAD-Expo 2025)现场,专注于“AI+EDA”技术创新的上海伴芯科技有限公司
    的头像 发表于 11-21 09:35 2002次阅读
    伴芯科技重磅发布DVcrew与PDcrew两大<b class='flag-5'>创新</b>产品,<b class='flag-5'>以</b><b class='flag-5'>AI</b>智能体重构<b class='flag-5'>EDA</b>

    思科技斩获2025年台积公司开放创新平台年度合作伙伴大奖

    涵盖AI辅助设计解决方案、EDA流程、射频设计迁移、Multi-Die设计测试、接口IP以及硅光电子技术等多个领域,充分彰显了双方合作在塑造半导体设计未来过程中所发挥的关键作用。
    的头像 发表于 10-24 16:31 1455次阅读

    思科技UCIe IP解决方案实现片上网络互连

    通用芯粒互连技术(UCIe)为半导体行业带来了诸多可能性,在Multi-Die设计中实现了高带宽、低功耗和低延迟的Die-to-Die连接。它支持定制HBM(cHBM)等创新应用,满足了I/O裸片
    的头像 发表于 08-04 15:17 3067次阅读

    思科技网页端虚拟原型工具的工作流程

    片上系统(SoC)和基于芯粒的半导体的复杂性持续增长。随着Multi-Die架构、AI加速器和日益增加的内存带宽成为常态,在设计周期的早期解决性能和功耗问题变得尤为重要。
    的头像 发表于 08-04 15:08 1135次阅读
    新<b class='flag-5'>思科</b>技网页端虚拟原型工具的工作流程

    思科技与三星深化合作加速AIMulti-Die设计

    思科技近日宣布,正与三星代工厂持续紧密合作,为先进边缘AI、HPC和AI应用的下一代设计提供强大支持。双方合作助力共同客户实现复杂设计的成功流片,并缩短设计周期。这些客户可以借助适用于SF2P工艺
    的头像 发表于 07-18 13:54 1229次阅读

    思科技携手是德科技推出AI驱动的射频设计迁移流程

    思科技与是德科技宣布联合推出人工智能(AI驱动的射频设计迁移流程,旨在加速从台积公司N6RF+向N4P工艺的迁移,满足当今要求严苛的无
    的头像 发表于 06-27 17:36 1806次阅读

    思科技携手微软借助AI技术加速芯片设计

    近日,微软Build大会在西雅图盛大开幕,聚焦AI加速各行业(包括芯片设计行业)科学突破方面的变革潜力。作为Microsoft Discovery平台发布的启动合作伙伴,新思科技亮相本次大会,并携手微软将
    的头像 发表于 06-27 10:23 1344次阅读