0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

新思科技以AI驱动EDA加速Multi-Die创新

新思科技 来源:新思科技 2025-11-07 10:17 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

Multi-Die设计将多个异构或同构裸片无缝集成在同一封装中,大幅提升了芯片的性能和能效,因而在高性能计算(HPC)、人工智能AI)、数据分析、先进图形处理和其他要求严苛的应用领域中至关重要。

Multi-Die设计虽然代表了一项突破性的飞跃,但也带来了诸多工程开发方面的挑战。在2025年芯粒峰会上,来自Ansys、英特尔、新思科技和台积公司的行业专家汇聚一堂,围绕日益复杂的技术挑战展开深入探讨,并分享了宝贵的见解与建议。

应对多物理场挑战

Multi-Die设计带来的变革性优势毋庸置疑,但随之而来的挑战同样令人生畏。与会专家指出,如何有效管理影响功耗和热完整性的多物理场相互作用,是其中尤为棘手的难题。

Ansys电子、半导体光学事业部的研究员兼首席技术专家Norman Chang表示:“电气机械、流体和热之间的相互作用非常复杂。”

面对这些相互关联的领域,设计团队必须理解和分析其中涉及的所有相互作用和影响。Chang强调:“必须综合考虑所有因素。”

英特尔架构、设计与技术解决方案及技术开发副总裁Lalitha Immaneni也表示,日益增长的处理需求使Multi-Die设计中的功耗和热管理进一步复杂化。

她谈到:“以AI领域为例,带宽持续提升,容量面临瓶颈,功耗也在不断上升。未来五到十年内,设计的功耗可能高达五千瓦。我们该如何应对这样的局面?”

缩放和优化问题

随着Multi-Die设计日益复杂,各个维度上的微缩/扩展和优化已成为关键考量。工程师必须致力于器件微型化(微缩)、增强性能和容量(纵向扩展),并拓展多器件或系统间的连接与集成(横向扩展)。

每个维度都伴随着特有的挑战,包括功耗控制、散热、信号完整性和整体系统可靠性的保障。

Immaneni表示,英特尔正在推进系统技术协同优化(STCO),即同步优化系统架构、技术节点和设计方法,以期在半导体制造过程中实现性能、功耗和成本效益的全面改善。

她强调:“如果忽视协同优化,一旦执行过程中出现问题,就要付出代价,损失将无法弥补。”

新思科技产品线管理执行总监Shekhar Kapoor补充说:“这是一个多尺度问题。我们需要同时进行微缩、纵向扩展和横向扩展,必须在所有这些不同尺度上进行优化,而每个尺度在性能、时序、电气、散热甚至成本方面都有不同的KPI。”

AI赋能Multi-Die设计

与会专家表示,电子设计自动化(EDA)工具和方法学的进步,为应对Multi-Die挑战提供了有力支持。特别是AI驱动的工具,正被用来优化性能、功耗和成本。

在谈到AI辅助设计优化时,Kapoor表示:“它可以解决布局、布线、架构搭建等问题,还能探索庞大的多目标解空间,显著加快设计进程。”

台积公司的IP和3DFabric高级总监Lluis Paris也表示:“AI正助力我们更快找出哪些材料组合可以实现更好的性能表现。我们还利用AI处理大量复杂的DRC(设计规则检查),判断它们是否完整。”

推动Multi-Die封装技术发展和行业标准制定

与会专家一致认为,Multi-Die封装是当前面临的重大挑战之一,还有多个障碍需要攻克。

Paris强调:“我们需要共同努力,解决混合键合和3D封装方法问题。相关技术指日可待。”

Immaneni补充道:“在开发一些复杂的3DIC解耦技术时,我认为材料方面需要大量创新。例如,分层问题、热管理问题、高速I/O的可靠性问题,都是亟需解决的技术挑战。只有大力推动材料创新,才能真正解决这些技术难题。”

与会专家还指出了行业标准的重要性,但也坦言在实际推进中面临不小的阻力。

Immaneni表示:“我们面临的最大挑战之一是UCIe的各种变体,也就是外部内存问题。它们必须针对现有封装技术进行认证。”

Paris认为:“我完全认可UCIe标准本身的价值。但遗憾的是,市场上的实际情况并不理想。”他指出,客户青睐UCIe PHY的高能效表现,但往往忽视了对标准协议的采用。

整合研究方向与专业技能

与会专家认为,为了应对复杂的Multi-Die设计挑战并加速创新,必须依靠全行业的协作和工程技能的持续演进。

Chang预言:“由1,000个芯粒组成的芯片并不遥远,或许就在未来两三年。我们还有大量研究工作需要开展,必须与大学和新思科技等伙伴携手,共同实现这一愿景。”

工作流程和工程技能也必须融合。

Immaneni强调:“观察当下那些正在不断成长和创新的工程师,你会发现他们的技能已不再局限于某个特定领域。不再有单一的芯片架构师、封装架构师或平台架构师,现在需要的是跨领域的综合能力。”

Paris补充道:“你需要成为一个通才。真正的价值体现在跨领域知识的融会贯通。如果你只是深入钻研一个极窄的领域,未必能解决一些边界模糊的新问题。”

Kapoor总结说:“不要像工程师那样看问题,而要像创新者那样去思考。技术能力固然重要,但创造力同样不可或缺。这就是为什么我们需要构建一个合作共赢的生态系统。它是成就一切的基础。没有生态系统,我们将寸步难行。”

注明:本文包含2025年1月21至23日在美国加利福尼亚州圣克拉拉举行的芯粒峰会上,相关人士在专家座谈会上发表的观点。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 半导体
    +关注

    关注

    336

    文章

    29981

    浏览量

    257960
  • eda
    eda
    +关注

    关注

    72

    文章

    3053

    浏览量

    181458
  • 新思科技
    +关注

    关注

    5

    文章

    923

    浏览量

    52631
  • 芯粒
    +关注

    关注

    0

    文章

    81

    浏览量

    394

原文标题:迈向“千芯粒”时代:新思科技以AI驱动EDA加速Multi-Die创新

文章出处:【微信号:Synopsys_CN,微信公众号:新思科技】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    思科技助力UCIe 3.0快速落地

    芯片已从单一整体式芯片发展为集成多个芯粒的 Multi-Die 设计,其中每个芯粒都针对处理、内存和数据传输等特定功能进行了优化。
    的头像 发表于 11-30 10:01 350次阅读

    思科技斩获2025年台积公司开放创新平台年度合作伙伴大奖

    涵盖AI辅助设计解决方案、EDA流程、射频设计迁移、Multi-Die设计测试、接口IP以及硅光电子技术等多个领域,充分彰显了双方合作在塑造半导体设计未来过程中所发挥的关键作用。
    的头像 发表于 10-24 16:31 1004次阅读

    思科技UCIe IP解决方案实现片上网络互连

    通用芯粒互连技术(UCIe)为半导体行业带来了诸多可能性,在Multi-Die设计中实现了高带宽、低功耗和低延迟的Die-to-Die连接。它支持定制HBM(cHBM)等创新应用,满足了I/O裸片
    的头像 发表于 08-04 15:17 2242次阅读

    思科技网页端虚拟原型工具的工作流程

    片上系统(SoC)和基于芯粒的半导体的复杂性持续增长。随着Multi-Die架构、AI加速器和日益增加的内存带宽成为常态,在设计周期的早期解决性能和功耗问题变得尤为重要。
    的头像 发表于 08-04 15:08 681次阅读
    新<b class='flag-5'>思科</b>技网页端虚拟原型工具的工作流程

    思科技与三星深化合作加速AIMulti-Die设计

    思科技近日宣布,正与三星代工厂持续紧密合作,为先进边缘AI、HPC和AI应用的下一代设计提供强大支持。双方合作助力共同客户实现复杂设计的成功流片,并缩短设计周期。这些客户可以借助适用于SF2P工艺
    的头像 发表于 07-18 13:54 742次阅读

    思科技携手是德科技推出AI驱动的射频设计迁移流程

    思科技与是德科技宣布联合推出人工智能(AI驱动的射频设计迁移流程,旨在加速从台积公司N6RF+向N4P工艺的迁移,满足当今要求严苛的无
    的头像 发表于 06-27 17:36 1203次阅读

    思科技携手微软借助AI技术加速芯片设计

    近日,微软Build大会在西雅图盛大开幕,聚焦AI加速各行业(包括芯片设计行业)科学突破方面的变革潜力。作为Microsoft Discovery平台发布的启动合作伙伴,新思科技亮相本次大会,并携手微软将
    的头像 发表于 06-27 10:23 785次阅读

    思科技携手台积公司开启埃米级设计时代

    思科技近日宣布持续深化与台积公司的合作,为台积公司的先进工艺和先进封装技术提供可靠的EDA和IP解决方案,加速AI芯片设计和多芯片设计创新
    的头像 发表于 05-27 17:00 963次阅读

    概伦电子AI技术驱动EDA革新

    2025年4月15日,概伦电子受邀出席慕尼黑上海电子展“2025 AI技术创新论坛”。公司副总裁马玉涛博士发表《AI时代模拟与定制电路设计的挑战与机遇》开幕演讲,系统阐释AI技术在电子
    的头像 发表于 04-16 17:07 1279次阅读

    利用新思科Multi-Die解决方案加快创新速度

    Multi-Die设计是一种在单个封装中集成多个异构或同构裸片的方法,虽然这种方法日益流行,有助于解决与芯片制造和良率相关的问题,但也带来了一系列亟待攻克的复杂性和变数。尤其是,开发者必须努力确保
    的头像 发表于 02-25 14:52 1102次阅读
    利用新<b class='flag-5'>思科</b>技<b class='flag-5'>Multi-Die</b>解决方案加快<b class='flag-5'>创新</b>速度

    思科技与英特尔携手完成UCIe互操作性测试

    IP(知识产权)的40G UCIe解决方案。这一成果标志着新思科技在Multi-Die(多芯片组件)解决方案领域取得了重大进展,进一步巩固了其在技术创新先驱中的领先地位。 一直以来,新思科
    的头像 发表于 02-18 14:18 772次阅读

    思科技全新40G UCIe IP解决方案助力Multi-Die设计

    随着物理极限开始制约摩尔定律的发展,加之人工智能不断突破技术边界,计算需求和处理能力要求呈现爆发式增长。为了赋能生成式人工智能应用,现代数据中心不得不采用Multi-Die设计,而这又带来了许多技术要求,包括高带宽和低功耗Die-to-Die连接。
    的头像 发表于 02-18 09:40 812次阅读

    思科技引领EDA产业革新,展望2025年芯片与系统创新之路

    2024年,EDA(电子设计自动化)领域,被誉为“半导体皇冠上的明珠”,经历了前所未有的变革与挑战,特别是AI技术的迅猛发展,为EDA领域带来了深远的影响。在这一背景下,我们荣幸地邀请到了全球芯片到
    的头像 发表于 01-23 15:07 1473次阅读

    利用Multi-Die设计的AI数据中心芯片对40G UCIe IP的需求

    ,我们估计需要6000到8000个A100 GPU历时长达一个月才能完成训练任务。”不断提高的HPC和AI计算性能要求正在推动Multi-Die设计的部署,将多个异构或同构裸片集成到一个标准或高级封装中
    的头像 发表于 01-09 10:10 1634次阅读
    利用<b class='flag-5'>Multi-Die</b>设计的<b class='flag-5'>AI</b>数据中心芯片对40G UCIe IP的需求

    思科Multi-Die系统如何满足现代计算需求

    的处理需求。为此,我们不断创新工程技术,Multi-Die系统也应运而生。这种在单一封装中实现异构集成的技术突破,不仅带来了更优越的系统功耗和性能,还提高了产品良率,加速了更多系统功能的整合。
    的头像 发表于 12-19 10:34 979次阅读