台积电第六代CoWoS晶圆级芯片封装量产，单封装内集成多达12颗HBM内存
据媒体报道，作为全球一号代工厂，台积电已经开始大规模量产第六代CoWoS晶圆级芯片封装技术，集成度大大提高。
我们知道，如今的高端半导体芯片越来越复杂，传统的封装技术已经无法满足，Intel、台积电、三星等纷纷研发了各种2.5D、3D封装技术，将不同IP模块以不同方式，整合封装在一颗芯片内，从而减低制造难度和成本。
CoWoS的全称为Chip-on-Wafer-on-Substrate，是一种将芯片、基底都封装在一起的技术，并且是在晶圆层级上进行，目前只有台积电掌握，技术细节属于商业机密。
它属于2.5D封装技术，常用于HBM高带宽内存的整合封装，比如AMD Radeon VII游戏卡、NVIDIA V100计算卡都属于此类。
CoWoS封装结构简图
台积电当然也不会披露第六代CoWoS的细节，只是说可以在单个封装内，集成多达12颗HBM内存。
最新的HBM2E已经可以做到单颗容量16GB，12颗封装在一起那就是海量的192GB！
责任编辑：gt
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
芯片
+关注
关注
463文章
54814浏览量
472096 -
台积电
+关注
关注
44文章
5826浏览量
177344 -
晶圆
+关注
关注
53文章
5495浏览量
132989 -
封装
+关注
关注
128文章
9418浏览量
149344
发布评论请先 登录
相关推荐
热点推荐
扇出型晶圆级封装技术的概念和应用
扇出型晶圆级封装（FOWLP）的概念最早由德国英飞凌提出，自2016 年以来，业界一直致力于FOWLP 技术的发展。
先进封装市场迎来EMIB与CoWoS的格局之争
技术悄然崛起，向长期占据主导地位的台积电CoWoS方案发起挑战，一场关乎AI产业成本与效率的技术博弈已然拉开序幕。 在AI算力需求呈指数级
AI大算力的存储技术， HBM 4E转向定制化
在积极配合这一客户需求。从HMB4的加速量产、HBM4E演进到逻辑裸芯片的定制化等HBM技术正在创新中发展。 HBM4 E的 基础裸片
台积电CoWoS技术的基本原理
随着高性能计算（HPC）、人工智能（AI）和大数据分析的快速发展，诸如CoWoS（芯片-晶圆-基板）等先进封装技术对于提升计算性能和效率的重
台积电CoWoS平台微通道芯片封装液冷技术的演进路线
台积电在先进封装技术，特别是CoWoS（Chip on Wafer on Substrate）平台上的微通道
HBM技术在CowoS封装中的应用
HBM通过使用3D堆叠技术，将多个DRAM（动态随机存取存储器）芯片堆叠在一起，并通过硅通孔（TSV，Through-Silicon Via）进行连接，从而实现高带宽和低功耗的特点。HBM的应用中，
普莱信成立TCB实验室，提供CoWoS、HBM、CPO、oDSP等从打样到量产的支持
封装： 如CoWoS-S、CoWoS-L封装等； 二、3D封装： 如HBM的多层DRAM
美国芯片“卡脖子”真相：台积电美厂芯片竟要运回台湾封装？
美国芯片供应链尚未实现完全自给自足。新报告显示，台积电亚利桑那州工厂生产的芯片，因美国国内缺乏优质封装
评论