台积电第六代CoWoS晶圆级芯片封装量产，单封装内集成多达12颗HBM内存
据媒体报道，作为全球一号代工厂，台积电已经开始大规模量产第六代CoWoS晶圆级芯片封装技术，集成度大大提高。
我们知道，如今的高端半导体芯片越来越复杂，传统的封装技术已经无法满足，Intel、台积电、三星等纷纷研发了各种2.5D、3D封装技术，将不同IP模块以不同方式，整合封装在一颗芯片内，从而减低制造难度和成本。
CoWoS的全称为Chip-on-Wafer-on-Substrate，是一种将芯片、基底都封装在一起的技术，并且是在晶圆层级上进行，目前只有台积电掌握，技术细节属于商业机密。
它属于2.5D封装技术，常用于HBM高带宽内存的整合封装，比如AMD Radeon VII游戏卡、NVIDIA V100计算卡都属于此类。
CoWoS封装结构简图
台积电当然也不会披露第六代CoWoS的细节，只是说可以在单个封装内，集成多达12颗HBM内存。
最新的HBM2E已经可以做到单颗容量16GB，12颗封装在一起那就是海量的192GB！
责任编辑：gt
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
芯片
+关注
关注
462文章
53539浏览量
459172 -
台积电
+关注
关注
44文章
5787浏览量
174777 -
晶圆
+关注
关注
53文章
5345浏览量
131696 -
封装
+关注
关注
128文章
9142浏览量
147896
发布评论请先 登录
相关推荐
热点推荐
台积电CoWoS技术的基本原理
随着高性能计算（HPC）、人工智能（AI）和大数据分析的快速发展，诸如CoWoS（芯片-晶圆-基板）等先进封装技术对于提升计算性能和效率的重
台积电CoWoS平台微通道芯片封装液冷技术的演进路线
台积电在先进封装技术，特别是CoWoS（Chip on Wafer on Substrate）平台上的微通道
HBM技术在CowoS封装中的应用
HBM通过使用3D堆叠技术，将多个DRAM（动态随机存取存储器）芯片堆叠在一起，并通过硅通孔（TSV，Through-Silicon Via）进行连接，从而实现高带宽和低功耗的特点。HBM的应用中，
台积电最大先进封装厂AP8进机
。改造完成后AP8 厂将是台积电目前最大的先进封装厂，面积约是此前 AP5 厂的四倍，无尘室面积达 10 万平方米。 台
三星调整1cnm DRAM设计，力保HBM4量产
据韩国媒体报道，三星电子正面临其第六代1cnm DRAM的良品率挑战，为确保HBM4内存的顺利量产，公司决定对设计进行重大调整。
台积电回应CoWoS砍单市场传闻
报展示了台积电在半导体制造领域的强劲实力和稳健的市场表现。 然而，在台积电发布财报之际，市场上传出了有关英伟达可能减少采用
台积电超大版CoWoS封装技术：重塑高性能计算与AI芯片架构
一、技术前沿探索：从微小到宏大的CoWoS封装技术演进 在半导体技术的浩瀚星空中，每一次技术的革新都如同星辰般璀璨夺目。去年台积电在欧洲开放
先进封装行业：CoWoS五问五答
（Substrate）连接整合而成。其核心在于将不同芯片堆叠在同一硅中介层上，实现多芯片互联，从而提高芯片的集成度和性能。 发展历程： 2011 年：
台积电CoWoS封装A1技术介绍
WoW 的 Graphcore IPU BOW。 2.5D = 有源硅堆叠在无源硅上——最著名的形式是使用台积电 CoWoS-S 的带有 HBM
工商网监
评论