联电获得高通高性能计算先进封装大单
近日，据台媒最新报道，联电成功夺得高通高性能计算(HPC)领域的先进封装大单，这一合作将涵盖AI PC、车用以及当前热门的AI服务器市场，甚至涉及高带宽存储器(HBM)的整合。
据悉，高通正计划采用半客制化的Oryon架构核心，委托台积电进行先进制程的量产。然而，在晶圆封装环节，高通选择了联电作为合作伙伴，预计将采用联电的WoW Hybrid bonding(混合键合)制程进行先进封装。这一决策不仅为联电带来了新的业绩增长点，更打破了先进封装市场长期由台积电独家掌握的格局。
此次合作意味着联电在先进封装领域取得了重大突破，全面跨足这一市场。随着AI、车用及AI服务器等市场的快速发展，先进封装技术的需求也在不断增长。联电凭借其在半导体制造领域的深厚实力和技术积累，成功获得了高通的青睐，这无疑将为其未来的发展注入新的动力。
未来，联电将继续加强与全球领先企业的合作，不断提升自身的技术水平和市场竞争力，为全球客户提供更加优质的产品和服务。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
联电
+关注
关注
1文章
300浏览量
63112 -
晶圆
+关注
关注
53文章
5348浏览量
131704 -
封装
+关注
关注
128文章
9146浏览量
147908
发布评论请先 登录
相关推荐
热点推荐
台积电CoWoS平台微通道芯片封装液冷技术的演进路线
台积电在先进封装技术，特别是CoWoS（Chip on Wafer on Substrate）平台上的微通道芯片液冷技术路线，是其应对高性能计算
化圆为方，台积电整合推出最先进CoPoS半导体封装
成熟技术基础上的创新升级。长期以来，CoWoS作为台积电的主力封装技术，凭借在高性能计算芯片领域的稳定表现占据重要地位，但其采用的圆形硅中介层在面积利用率和大规模量产方面存在局限。
高性能计算推动封装革新：斥资20亿，国内半导体企业加快布局
电子发烧友网综合报道，随着全球对高性能计算、AI和数据中心的需求激增，芯片算力的要求也在不断提升，这为集成电路先进封装技术带来了前所未有的发展机遇。数据显示，2025年全球
知合计算：RISC-V架构创新，阿基米德系列剑指高性能计算
在于更高的能效性能。这主要取决于单位性能的提升，以及先进工艺带来的PPA优化。只有出现标杆性的产品才能真正引领整个RISC-V高性能计算软硬
破局前行！联电拟于台湾扩产，全力布局先进封装技术
近日，半导体行业传出重磅消息，联电作为全球知名的晶圆代工厂商，正积极考虑在台湾地区进行大规模扩产，并同步布局先进封装技术，这一战略决策在业界引发了广泛关注与热烈讨论。
使用树莓派构建 Slurm 高性能计算集群：分步指南！
在这篇文章中，我将分享我尝试使用树莓派构建Slurm高性能计算集群的经历。一段时间前，我开始使用这个集群作为测试平台，来创建一个更大的、支持GPU计算的高性能
高性能计算面临的芯片挑战
高性能计算（简称HPC）听起来像是科学家在秘密实验室里才会用到的东西，但它实际上是当今世界上最重要的技术之一。从预测天气到研发新药，甚至训练人工智能，高性能计算系统都能帮助解决普通
新品 | 两款先进的MOSFET封装方案，助力大电流应用
新款封装采用先进的顶部散热（GTPAK™）和海鸥脚（GLPAK™）封装技术，可满足更高性能要求，并适应严苛环境条件。 日前，集设计研发、生产和全球销售为一体的著名功率半导体及芯片解决方
发表于 03-13 13:51
•1275次阅读
先进封装技术:3.5D封装、AMD、AI训练降本
受限，而芯片级架构通过将SoC分解为多个小芯片（chiplets），利用先进封装技术实现高性能和低成本。 芯片级架构通过将传统单片系统芯片（SoC）分解为多个小芯片（chiplets），利用先
台积电超大版CoWoS封装技术：重塑高性能计算与AI芯片架构
芯片）封装技术，无疑成为了业界关注的焦点。这项技术不仅预示着半导体封装领域的一次重大突破，更将为高性能计算（HPC）与人工智能（AI）领域带来革命性的
消息称台积电完成CPO与先进封装技术整合，预计明年有望送样
12月30日，据台湾经济日报消息称，台积电近期完成CPO与半导体先进封装技术整合，其与博通共同开发合作的CPO关键技术微环形光调节器（MRM）已经成功在3nm制程试产，代表后续CPO将有机会与
先进封装有哪些材料
免受损害、为芯片提供必要的支撑与外观成型、确保芯片电极与外部电路的有效连接、以及提高导热性能。针对下游电子产品小型化、轻量化、高性能的需求封装朝小型化、多引脚、高集成目标持续演进。在此
工商网监
评论