PCIe 7.0最终版草案发布，传输速率128 GT/s，PCIe 6.0加速商业化

PCIe 7.0最终版草案发布，传输速率128 GT/s，PCIe 6.0加速商业化
 
电子发烧友网综合报道，近日，PCI-SIG 组织公布了 PCI Express 7.0 规范的0.9 版草案，这是PCIe 7.0规范正式版本发布前的最后一个草案版本，而正式版将于2025年晚些时候发布。
 
其核心技术参数目标包括：传输速率128 GT/s，x16 配置下双向带宽达 512 GB/s；采用四电平脉冲幅度调制（PAM4）技术；，优化信道设计参数，确保在更长的物理距离下仍能保持高数据传输速率和稳定性；继续改善低延迟性能，并强化系统的鲁棒性和数据传输的准确性，以适应对实时性和数据完整性要求极高的应用场景；优化功耗效率指标；以及继续向下兼容历代 PCIe 版本。
 
全新的PCIe 7.0 规范旨在支持数据密集型细分市场，例如超大规模数据中心、高性能计算 （HPC） 和军事/航空航天，以及 AI/ML、800G 以太网和云计算等新兴应用。该规范旨在为下一代计算设备提供更高带宽基础，满足日益增长的实时数据处理与高速互联需求。
 
在PCIG-SIG DevCon 2024开发者大会上，Cadence全球首次展示了PCIe 7.0的全新方向，加入自己独有的光学连接方案，在一个真实、低延迟、无需重定时、线性光学连接的系统中，跑出了128GT/s的收发速率。这就意味着，它的x16双向带宽可达512GB/s。
 
在PCI-SIG DevCon 2024 上，新思科技展示了全球首个基于光学的 PCIe 7.0 IP，展示了该技术在实际场景中的功能。其中包括使用 OpenLight 光子 IC 以 128 Gb/s 运行的 Synopsys PCI Express 7.0 PHY IP 电-光-电 (EOE) TX 到 RX，以及使用 Synopsys PCIe 7.0 控制器 IP 成功实现根复合体到端点的连接和 FLIT 传输。
 
Rambus也在PCI-SIG DevCon上推出PCIe 7.0 IP 产品组合，PCIe 7.0 控制器旨在提供下一代 AI 和 HPC 应用所需的高带宽、低延迟和强大性能。主要特性包括支持 PCIe 7.0 规范，包括 128 GT/s 数据速率；实施低延迟前向纠错 (FEC) 以实现链路稳健性；支持固定大小的 FLIT，可实现高带宽效率；向后兼容 PCIe 6.0、5.0、4.0 等；借助 IDE 引擎实现最先进的安全性；支持 AMBA AXI 互连。此外，PCIe 7.0 重定时器，用于高度优化、低延迟信号再生数据路径；PCIe 7.0 多端口交换机具有物理感知能力，可支持多种架构。
 
随着数据传输速率的不断提高，传统的电气信号传输面临着信号衰减、干扰等问题，难以满足高速数据传输的需求。而光信号具有传输速度快、损耗低、抗干扰能力强等优点，因此将光学技术引入 PCIe 7.0 成为了解决高速数据传输问题的关键。早前，PCI-SIG组织就成立了专门的光学工作组，研究基于光学接口的PCIe新标准，但尚未确定PCIe 7.0是否一定采用光学方案。
 
当然从市场端来看，当前PCIe 5.0逐渐成为市场主流，PCIe 6.0的研发成果陆续推出，但落地商用还需要一段时间。
 
例如，去年在FMS 上，美光展示其领先的 PCIe 6.0 SSD 技术，其顺序读取带宽超过 26GB/s，为推动生态系统发展而设计。美光将向合作伙伴提供此项技术，以加速 PCIe 6.0 生态系统的发展。
 
在DesignCon2025大会上，Astera Labs演示了业界首个PCIe 6.0交换机与PCIe 6.0 SSD端点之间的互操作性，展示了其PCIe交换机与美光SSD配合使用时的能力。演示中使用的美光PCIe 6.0数据中心SSD实现了高达27GB/s的性能，远超 PCIe 5.0 的 14.5 GB/s，展示了 PCIe 6.0 在存储领域的巨大潜力。