0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

PCIe 6.0将于明年发布最终正式版 I/O带宽再次加倍来到64GT/s

工程师邓生 来源:快科技 作者:上方文Q 2020-02-24 11:31 次阅读

PCIe无疑是最为流行的传输总线标准,这几年的更新换代也十分频繁:PCIe 3.0目前还是最普及的,PCIe 4.0正在快速崛起,PCIe 5.0即将和大家见面,PCIe 6.0也正在快速推进制定中。

PCI-SIG组织今天宣布,PCIe 6.0规范已经完成了0.5版本,并提供给组织成员,将在明年按期发布最终正式版。

PCIe每版规范的制定都要经历五个不同版本/阶段:

0.3版本:初步概念,提出新规范的关键特性和架构。

0.5版本:初始草案规范,确定新架构的所有层面,并吸收0.3版本基础上组织成员的反馈意见,并加入成员需求的新特性加的新特性。

0.7版本:完成版草案,新规范的方方面面都完全确定,电气规范也必须通过测试芯片完成验证。之后不会再加入新功能。

0.9版本:最终版草案,组织成员可以据此设计、开发自己的技术和产品

1.0版本:最终正式版,公开发布。

事实上,0.5版本发布之后,厂商们已经可以开始设计测试芯片,为后续工作提前做好准备。

PCIe 6.0将于明年发布最终正式版 I/O带宽再次加倍来到64GT/s

尽管升级速度加快,但是每一代PCIe规范的变化都相当大,尤其是带宽每次都翻一番,并兼容所有前代规范。

PCIe 6.0也不例外,向下兼容PCIe 5.0/4.0/3.0/2.0/1.0的同时,数据率或者说I/O带宽会再次加倍来到64GT/s,PCIe 6.0 x1单向实际带宽8GB/s,PCIe 6.0 x16单向带宽128GB/s、双向带宽256GB/s。

PCIe 6.0将延续PCIe 3.0时代引入的128b/130b编码方式,但加入全新的脉冲幅度调制PAM4,取代PCIe 5.0 NRZ,可以在单个通道、同样时间内封包更多数据,以及低延迟前向纠错(FEC)和相关机制,以改进带宽效率。

今年的PCI-SIG开发者大会将于6月初举行,届时会有超过25家组织成员对PCIe 6.0规范进行面对面讨论,更多细节也会对外公布。

大家可能会感到疑惑:PCIe规范更新换代如此迅速,我该买哪个版本的产品最好?是不是现在入手PCIe 4.0的很快就会过时呢?

其实大可不必有此担忧,因为任何科技都是在不断发展演进的,永远都会有更好的出现,自己有需要的时候就上,“等等党”是没有尽头的……

责任编辑:wv

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • PCIe
    +关注

    关注

    14

    文章

    1128

    浏览量

    81464
收藏 人收藏

    评论

    相关推荐

    如何简化PCIe 6.0交换机的设计

    由于全球数据流量呈指数级增长,PCIe 6.0 交换机的市场需求也出现了激增。PCIe 6.0 交换机在高性能计算(HPC)系统(尤其是数据中心)中为需要大
    的头像 发表于 07-05 09:45 162次阅读
    如何简化<b class='flag-5'>PCIe</b> <b class='flag-5'>6.0</b>交换机的设计

    PCIe 7.0规范何时最终确定?

    PCIe 7.0 规范的目标是将 PCIe 6.0 规范(64 GT/s)的数据速率提高一倍,达
    的头像 发表于 04-08 09:34 461次阅读

    下一代PCIe5.0 /6.0技术热潮趋势与测试挑战

    迫切。 一、PCIe 5.0 /6.0技术升级 1)信号速率方面 从PCIe 3.0、4.0、5.0 到 6.0,数据速率翻倍递增,6.0
    的头像 发表于 03-06 10:35 626次阅读
    下一代<b class='flag-5'>PCIe</b>5.0 /<b class='flag-5'>6.0</b>技术热潮趋势与测试挑战

    亚信电子推出新一代PCIe转多I/O (4S, 2S+1P, 2S+SPI, LB) 控制器

    亚信电子推出最新一代的「AX99100APCIe转多I/O(4S,2S+1P,2S+SPI,LB)控制器」,提供一款高性价比的
    的头像 发表于 02-19 13:04 320次阅读
    亚信电子推出新一代<b class='flag-5'>PCIe</b>转多<b class='flag-5'>I</b>/<b class='flag-5'>O</b> (4<b class='flag-5'>S</b>, 2<b class='flag-5'>S</b>+1P, 2<b class='flag-5'>S</b>+SPI, LB) 控制器

    PCIe 6.0元年,AI与HPC迎来新速度

    电子发烧友网报道(文/周凯扬)2022年1月,PCI-SIG发布PCIe 6.0规范,正式拉开了接口带宽大幅升级的序幕。然而,在规范公布的两年时间里,也已经更新了6.0.1和6.1版
    的头像 发表于 01-31 09:02 2511次阅读

    亚信电子推出新一代PCIe转多I/O (4S, 2S+1P, 2S+SPI, LB) 控制器

    亚信电子推出最新一代的「AX99100A PCIe转多I/O (4S, 2S+1P, 2S+SP
    的头像 发表于 01-30 11:56 510次阅读

    PCIE相关概念和带宽计算方法

    传输速率为每秒传输量GT/s,而不是每秒位数Gbps,因为传输量包括不提供额外吞吐量的开销位;比如 PCIe 1.x和PCIe 2.x使用8b / 10b编码方案,导致占用了20% (
    的头像 发表于 01-16 14:42 802次阅读
    <b class='flag-5'>PCIE</b>相关概念和<b class='flag-5'>带宽</b>计算方法

    PCIe:用CopprLink取代OCuLink?

    PCI SIG 本周表示,它正在开发 PCIe 5.0 和PCIe 6.0接口的布线规范,数据传输速率为 32 GT/s
    的头像 发表于 11-16 17:43 1247次阅读
    <b class='flag-5'>PCIe</b>:用CopprLink取代OCuLink?

    11月24日|泰克云上大讲堂—PCIe测试面面观

    数据密集型市场的重要且可扩展的标准,其主要进步包括带宽和能效比上一版本提高了一倍,原始数据传输率从5.0的32GT/s提高到6.064GT
    的头像 发表于 11-16 16:30 287次阅读
    11月24日|泰克云上大讲堂—<b class='flag-5'>PCIe</b>测试面面观

    新思科技成功实现与英特尔PCIe 6.0测试芯片的互操作性

    新思科技PCIe 6.0 IP与英特尔 PCIe 6.0测试芯片实现互操作 在64GT/s 高速
    的头像 发表于 10-16 09:22 623次阅读

    新思科技PCIe 6.0 IP与英特尔PCIe 6.0测试芯片实现互操作

    :SNPS)近日宣布,新思科技PCI Express(PCIe6.0 IP在端到端64GT/s的连接下,成功实现与英特尔PCIe
    发表于 10-12 15:11 223次阅读

    基于FPGA的PCIE I/O控制卡通信方案

    本文介绍一个FPGA 开源项目:PCIE I/O控制卡。上一篇文章《FPGA优质开源项目– PCIE通信》开源了基于FPGA的PCIE通信V
    的头像 发表于 09-01 16:18 2081次阅读
    基于FPGA的<b class='flag-5'>PCIE</b> <b class='flag-5'>I</b>/<b class='flag-5'>O</b>控制卡通信方案

    VMware vSphere 6.0 U2上的存储I/O性能超过32Gb光纤通道

    电子发烧友网站提供《VMware vSphere 6.0 U2上的存储I/O性能超过32Gb光纤通道.pdf》资料免费下载
    发表于 08-21 11:32 0次下载
    VMware vSphere <b class='flag-5'>6.0</b> U2上的存储<b class='flag-5'>I</b>/<b class='flag-5'>O</b>性能超过32Gb光纤通道

    VMware vSphere 6.0 U2上通过32GB光纤通道的存储I/O性能

    电子发烧友网站提供《VMware vSphere 6.0 U2上通过32GB光纤通道的存储I/O性能.pdf》资料免费下载
    发表于 08-16 15:35 0次下载
    VMware vSphere <b class='flag-5'>6.0</b> U2上通过32GB光纤通道的存储<b class='flag-5'>I</b>/<b class='flag-5'>O</b>性能

    PCIe 6.0的优化设计方案探讨分析

    为了实现64GT/s的链路速度,PCIe 6.0采用脉冲幅度调制4级 (PAM4) 信号,在与32GT/
    发表于 08-05 09:33 721次阅读
    <b class='flag-5'>PCIe</b> <b class='flag-5'>6.0</b>的优化设计方案探讨分析