0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

PCIe:用CopprLink取代OCuLink?

旺材芯片 来源:半导体行业观察 2023-11-16 17:43 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

PCI SIG 本周表示,它正在开发 PCIe 5.0 和PCIe 6.0接口的布线规范,数据传输速率为 32 GT/s 和 64 GT/s。新的电缆规格将于 2024 年第一季度发布,并将命名为 CopprLink,可能是为了避免与现有OCuLink电缆混淆,并强调其铜质特性。

CopprLink 5.0 和 6.0 规范专为数据中心和服务器而设计。它们旨在连接主板到背板、卡到背板、主板到扩展卡(例如加速器)、机架到机架、机架内的板到板,甚至 PCIe 5.0 (32 GT/s) 和 PCIe 的芯片到芯片6.0 (64 GT/s) 速度。其目的是为印刷电路板上典型 PCIe 链路效率低下或由于某种原因无法建立的情况提供一些额外的灵活性。上述情况不包括长距离连接,因此我们这里讨论的可能是几十厘米。

wKgZomVV5E2AdZf8AAcskQrVWI0528.jpg

由于噪声和信号丢失,通过电缆以 32 GT/s 或 64 GT/s 的速度运行数据是一项艰巨的任务,但在许多情况下,电缆的使用是不可避免的,这就是业界开发 CopprLink 的原因。值得注意的是,PCI SIG 仅提及数据中心级应用,并未提及客户端 PC 或汽车应用。也许,CopprLink 最终也会被这些应用采用(因为为什么不呢?),但目前 PCI SIG 还没有提及它们。

关于 CopprLink 需要注意的另一件事是,该名称暗示铜缆,而不是光纤互连,这是 PCI SIG 正在开发的另一个规范。也就是说,我们不能排除这样的可能性:如果有需要并且光学 PCIe 规范尚未准备好,那么在某些时候有人会构建具有光学互连的 CopprLink 以实现更远距离的连接。

PCIe 接口的普及需要不断的发展,不仅是标准本身,还包括其布线规范。有用于消费类应用的基于 PCIe 协议的 Thunderbolt 和 USB4 技术,还有用于服务器和工作站的内部和外部 PCIe 3.0 和 PCIe 4.0 电缆连接的 OCuLink。CopprLink 是成熟的基于 PCIe 的互连系列的自然补充。

其实关于CopprLink ,PCI-SIG并没有披露太多,但很多人认为,CopprLink 可能与带宽改进和数据传输有关,而不一定用于供电,但它确实引起了人们对 12VHPWR 电缆或连接器的潜在继任者可能是什么样子的好奇。

wKgZomVV5E2AbC8nAAT6p0kWs7s398.jpg

从相关报道我们可以看到,OCuLink 是内部/外部 PCI 电缆技术的名称,其规范涵盖电信号方法(名称的 Cu 部分,即铜)和光学版本(当然是 O 位)。它支持 PCIe 4.0,并使用多达八个通道来传输数据,但规范不包括电力传输。

尽管该公告没有直接说明这一点,但我认为可以肯定地假设 CopprLink 将仅用于 PCIe 5.0 和 6.0 布线,而最适合这些的市场是 HPC 市场。不过,我认为它还有空间用于未来的项目,例如GDP G1)和最近的OneXGPU

该单元配有一个外部 GPU、一个 M.2 SSD 和大量 IO 端口。一次性使用所有这些功能受到我们此类系统当前选项的极大限制,例如 USB4 Gen 2 或 OCuLink。简而言之,它们无法提供足够的带宽来防止 GPU+SSD+IO 受到性能限制。

不过,具有 8 个 PCIe 5.0 通道的电缆应该具有足够的带宽,如果它还可以供电,那么这将是扩展笔记本电脑或手持设备功能的好方法。实现这一点有多容易完全是另一回事,因为 PCIe 5.0 在 PC 领域仍然相当新。







审核编辑:刘清

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 连接器
    +关注

    关注

    102

    文章

    15934

    浏览量

    145456
  • 加速器
    +关注

    关注

    2

    文章

    836

    浏览量

    39715
  • PCIe接口
    +关注

    关注

    0

    文章

    121

    浏览量

    10463

原文标题:PCIe重磅公布:用CopprLink 取代 OCuLink?

文章出处:【微信号:wc_ysj,微信公众号:旺材芯片】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    PCIe 5.0市场加速渗透,PCIe 6.0研发到来

    电子发烧友网报道(文/黄晶晶)PCIe 5.0作为新一代高速接口标准,其带宽大幅提升至32 GT/s,相较于PCIe 4.0翻了一番。这种高效的数据传输能力使得PCIe 5.0在处理高质量图像、游戏
    的头像 发表于 01-27 00:03 6223次阅读

    亚马逊计划机器人取代美国60万名工人

    据《纽约时报》报道,亚马逊多年来不断在仓库引入更先进的机器人,并一直声称不会用机器人取代员工或原本应由人类承担的岗位。然而,该报援引泄露的公司内部文件及相关访谈显示,亚马逊希望在 2033 年前机器人填补本应由 60 多万个美国员工承担的岗位。
    的头像 发表于 10-22 17:56 104次阅读

    致钛tiplus7100 为什么不走pcie4.0传输模式

    致钛tiplus7100 为什么不走pcie4.0传输模式 华为matebook14s更换固态致钛tiplus7100为什么 的是pcie 3.0传输模式 而不是4.0
    发表于 09-29 01:20

    【ICY DOCK科普】什么是 OCuLink 接口?#OCulink #PCIe #企业存储 #存储

    接口
    ICY DOCK硬盘盒
    发布于 :2025年09月12日 16:50:23

    PCIe 6.0 SSD主控芯片狂飙!PCIe 7.0规范到来!

      电子发烧友网综合报道,早在2022年1月,PCI-SIG 组织正式发布了 PCIe 6.0 标准,与 PCIe 5.0 相比带宽再次翻倍,达到64 GT / s。   PCIe 6.0×16
    的头像 发表于 09-07 05:41 7740次阅读
    <b class='flag-5'>PCIe</b> 6.0 SSD主控芯片狂飙!<b class='flag-5'>PCIe</b> 7.0规范到来!

    什么是 OCuLink 接口?

    )和‌SFF-8612‌(设备端)连接器,OCuLink接口支持原生PCIe通道传输协议。它的核心使命是直接、无损地“延伸”设备内部的PCIe通道,将PCIe做成了外置接口。OC
    的头像 发表于 08-29 11:24 3972次阅读
    什么是 <b class='flag-5'>OCuLink</b> 接口?

    嵌入式接口通识知识之PCIe接口

    1.1 基础概念PCIe的全称是Peripheral Component Interconnect Express,译为外设组件互连扩展总线,是一种高速串行计算机扩展总线标准,用于连接计算机
    发表于 08-21 16:51

    NVMe高速传输之摆脱XDMA设计17:PCIe加速模块设计

    PCIe加速模块负责实现PCIe传输层任务的处理,同时与NVMe层进行任务交互。PCIe加速模块按照请求发起方分为请求模块和应答模块。
    的头像 发表于 08-09 14:38 4585次阅读
    NVMe高速传输之摆脱XDMA设计17:<b class='flag-5'>PCIe</b>加速模块设计

    NVMe高速传输之摆脱XDMA设计17:PCIe加速模块设计

    PCIe加速模块负责实现PCIe传输层任务的处理,同时与NVMe层进行任务交互。如图1所示,PCIe加速模块按照请求发起方分为请求模块和应答模块。请求模块负责将内部请求事务转化为配置管理接口信号或
    发表于 08-07 18:57

    PCIe协议分析仪能测试哪些设备?

    PCIe协议分析仪能测试多种依赖PCIe总线进行高速数据传输的设备,其测试范围覆盖计算、存储、网络及异构计算等多个领域,具体设备类型及测试场景如下:一、核心计算设备 GPU(图形处理器) 测试
    发表于 07-25 14:09

    基于巨霖SIDesigner实现PCIe仿真的步骤

    PCIe是一种高速串行计算机扩展总线标准,用于连接主板与外部硬件设备(如显卡、固态硬盘、网卡等),其设计目标是取代传统的PCI、AGP和PCI-X总线,通过高带宽、低延迟和点对点架构满足现代计算需求。
    的头像 发表于 06-12 16:16 1099次阅读
    基于巨霖SIDesigner实现<b class='flag-5'>PCIe</b>仿真的步骤

    nvme IP开发之PCIe

    PCIe事务层 PCIe的事务层连接了PCIe设备核心与PCIe链路,这里主要基于PCIe事务层进行了深入讨论与分析。事务层采用TLP传输事
    发表于 05-18 00:48

    nvme IP开发之PCIe

    PCIe 体系结构 常见的PCIe总线系统结构如图1所示,其中主要包含三种设备,分别是根复合体(RootComplex,RC)、Switch 和终端设备(EndPoint,EP)。 图1 PCIe
    发表于 05-17 14:54

    PCIe插槽开始,ICY DOCK重塑 U.2/U.3 硬盘存储模式 #pcie #硬盘盒

    PCIe
    ICY DOCK硬盘盒
    发布于 :2025年01月17日 17:24:37