专题用74ls138芯片设计用三个开关控制一个电灯的逻辑电路

74LS138介绍，关于138译码器的引脚，内部结构以及其工作时的情况

51单片机：74LS138译码实验一、实验内容通过单片机P1.2P1.0控制74LS138译码器的使能及译码输入端口，控制其译码输出端口（Y7Y0）。（74LS138译码单元C、B、A分别连接P1.2、P1.1、P1.0。）把译码输出端口Y7Y0连接到L7L0八位LED电平指示输入端口，验证74LS138的逻辑译码功能。二、仿真图三、代码C语言实现：在这里插入代码片```#include #include void

54LS138/DM54LS138/DM74LS138,54LS139/DM54LS139/DM74LS139Decoders/DemultiplexersGeneral DescriptionThese Schottky-clamped circuits are designed to be used inhigh-performance memory-decoding or data-routing applications,

本资料有74ls138真值表_74ls138功能表。

74LS138英文手册，感兴趣的小伙伴们可以瞧一瞧。

74LS138 datashee—英版数据手册，感兴趣的可以看看哦。

基础的电子类资料，电子工程师必备文档，快来学习吧

基础的电子类资料，电子工程师必备文档，快来下载学习吧

74LS138中文资料

以前寫論文收集的一些資料，學習單片機、C語言、Proteus的好資料！！！！

基于8051的Proteus仿真-74LS138译码器应用

　　74LS138的逻辑功能 　　三个译码输入端(又称地址输入端)A2、A1、A0，八个译码输出端 ，以及三个控制端(又称使能端) 、 、 。 　　、 ， 是译码器的控制输入端，当

74LS138译码器应用--基于8051+Proteus仿真

74LS138为3线－8线译码器，共有54/74S138和54/74LS138两种线路结构型式，其74LS138工作原理如下： 　　当一个选通端（G1）为高电平，另两个选通端（/（G2A）和/（G2B））为低电平时，可将地址端（A、B、C）的二进制编码在一个对应的输出端以低电平译出。

51单片机：74LS138译码实验一、实验内容通过单片机P1.2P1.0控制74LS138译码器的使能及译码输入端口，控制其译码输出端口（Y7Y0）。（74LS138译码单元C、B、A分别连接P1.2、P1.1、P1.0。）把译码输出端口Y7Y0连接到L7L0八位LED电平指示输入端口，验证74LS138的逻辑译码功能。二、仿真图三、代码C语言实现：在这里插入代码片```#include <reg52.h>#include <intrins.h&

74ls138引脚图 74HC138管脚图:74LS138 为3 线－8 线译码器，共有 54/74S138和 54/74LS138 两种线路结构型式，其工作原理如下： 当一个选通端（G1）为高电平，另两个选通端（/(G2A)和/(G2B)）为低电平时，可将地址端（A、B、C）的二进制编码在一个对应的输出端以低电平译出。 利用 G1、/(G2A)和/(G2B)可级联扩展成 24 线译码器；若外接一个反相器还可级联扩展成 32 线译码器。 若将选通端中的一个作为数据输入端时，74LS138还可作数据分配器用与非门组成的3线-8线译码器74LS1383线-8线译码器74LS138的功能表无论从逻辑图还是功能表我们都可以看到74LS138的八个输出引脚，任何时刻要么全为高电平1—芯片处于不工作状态，要么只有一个为低电平0，其余7个输出引脚全为高电平1。如果出现两个输出引脚同时为0的情况，说明该芯片已经损坏。当附加控制门的输出为高电平（S＝1）时，可由逻辑图写出由上式可以看出，同时又是这三个变量的全部最小项的译码输出，所以也把这种译码器叫做最小项译码器。71LS138有三个附加的控制端、和。当、时，输出为高电平（S＝1），译码器处于工作状态。否则，译码器被禁止，所有的输出端被封锁在高电平，如表3.3.5所示。这三个控制端也叫做“片选”输入端，利用片选的作用可以将多篇连接起来以扩展译码器的功能。带控制输入端的译码器又是一个完整的数据分配器。在图3.3.8电路中如果把作 为“数据”输入端（同时），而将作为“地址”输入端，那么从送来的数据只能通过所指定的一根输出线送出去。这就不难理解为什么把叫做地址输入了。例如 当＝101时，门的输入端除了接至输出端的一个以外全是高电平，因此的数据以反码的形式从输出，而不会被送到其他任何一个输出端上。【例3.3.2】 试用两片3线-8线译码器74LS138组成4线-16线译码器，将输入的4位二进制代码译成16个独立的低电平信号。解：由图3.3.8可见，74LS138仅有3个地址输入端。如果想对4位二进制代码，只能利用一个附加控制端（当中的一个）作为第四个地址输入端。取第（1）片74LS138的和作为它的第四个地址输入端（同时令），取第（2）片的作为它的第四个地址输入端（同时令），取两片的、、，并将第（1）片的和接至，将第（2）片的接至，如图3.3.9所示，于是得到两片74LS138的输出分别为图3.3.9 用两片74LS138接成的4线－16线译码器式（3.3.8）表明时第（1）片74LS138工作而第（2）片74LS138禁 止，将的0000～0111这8个代码译成8个低电平信号。而式（3.3.9）表明时，第（2）片74LS138工作，第（1）片74LS138禁止，将 的1000～1111这8个代码译成8个低电平信号。这样就用两个3线－8线译码器扩展成一个4线－16线的译码器了。同理，也可一用两个带控制端的4线－16线译码器接成一个5线-32线译码器。例2． 74LS138 3－8译码器的各输入端的连接情况及第六脚（）输入信号A的波形如下图所示。试画出八个输出引脚的波形。解：由74LS138的功能表知，当（A为低电平段）译码器不工作，8个输出引脚全为高电平，当（A为高电平段）译码器处于工作状态。因所以其余7个引脚输出全为高电平，因此可知，在输入信号A的作用下，8个输出引脚的波形如下：即与A反相；其余各引脚的输出恒等于1（高电平）与A的波形无关。2.译码器译码器是组合电路的一部分。所谓译码,就是把代码的特定含义“翻译”出来的过程,而实现译码操作的电路称为译码器。译码器分成三类：（1）二进制译码器：如中规模2-4线译码器74LS139,3-8线译码器74LS138等。（2）二-十进制译码器：实现各种代码之间的转换,如BCD码-十进制译码器74LS145等。（3）显示译码器：用来驱动各种数字显示器,如共阴数码管译码驱动74LS48（或74LS248）共阳数码管译码驱动74LS47（或74LS247）等。2.译码器实验（1）将二进制2-4线译码器74LS139插入IC空插座中,管脚排列图见图13。输入端G、A、B接逻辑开关,输出端Y0、Y1、Y2、Y3 接LED发光二极管,接通电源,按表5输入各逻辑电平,观察输出结果并填入表4.6中。图13 74LS139管脚排列图 图14 74LS138管脚排列图表5 74LS139 2-4线译码器功能表输入输出GBAY0Y1Y2Y31 0 0 0 0x 0 0 1 1x 0 1 0 1注： 表中×为状态随意表6 74LS138 3线-8线译码器功能表输入输出使能选择Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7G1 G2C B Ax 1 0 x 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0x x x x x x 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1注：G2 = G2A + G2B ,表中×为状态随意 将74LS138集成片插入IC空插座中，输入端G1、G2A、G2B、A、B、C接逻辑开关,输出端Y0 ～ Y7接LED发光二极管,接通电源,按表6输入各逻辑电平,观察输出结果并填入表6中。使能端信号G1、G2A、G2B满足表6条件时,译码器选通。译码器扩展,用74LS139双2-4线译码器可接成3-8线译码器。用74LS138两片3-8线译码器可组成4-16线译码器。图15 74LS145管脚排列图 （2）将BDC码-十进制译码器74LS145插入IC插座中,管脚排列图见图15,输入端A、B、C、D接8421码拨码开关,输出端“0~9”接LED发光二极管。接通电源,拨动拨码开关,观察输出LED发光二极管是否和拨码开关所指示的十进制数字一致。（3）将译码驱动器74LS48（或74LS248）和共阴极数码管LC5011-11（547R）插入IC空插座中,按图16接线。接通电源后,观察数码管显示结果是否和拨码开关指示数据一致。如无8421码拨码开关,可用四位逻辑开关（即普通拨动开关）代替。图16 译码显示电路图 四、注意事项插入或拔取集成片时须切断电源,不能带电操作。译码器原理及常用译码器简介一. 译码器 译码器的功能是对具有特定含义的输入代码进行"翻译"，将其转换成相应的输出信号。 译码器的种类很多，常见的有二进制译码器、二-十进制译码器和数字显示译码器。1．二进制译码器(1) 定义二进制译码器:能将n个输入变量变换成2n个输出函数，且输出函数与输入变量构成的最小项具有对应关系的一种多输出组合逻辑电路。(2) 特点●　二进制译码器一般具有n个输入端、2n个输出端和一个(或多个)使能输入端。●　在使能输入端为有效电平时，对应每一组输入代码，仅一个输出端为有效电平，其余输出端为无效电平(与有效电平相反)。●　有效电平可以是高电平(称为高电平译码)，也可以是低电平(称为低电平译码)。(3) 典型芯片 常见的MSI二进制译码器有2-4线(2输入4输出)译码器、3-8线(3输入8输出)译码器和4-16线(4输入16输出)译码器等。图7.7(a)、(b)所示分别是T4138型3-8线译码器的管脚排列图和逻辑符号。图7.7 T4138译码器的管脚排列图和逻辑符 图中，A2、A1、A0 ------ 输入端； Y0,Y1,Y2,Y3,Y4,Y5,Y6,Y7------- 输出端； S1,S2,S3 -------- 使能端，作用是禁止或选通译码器。 该译码器真值表如表7.1所示。表7.1 T4138译码器真值表 由真值表可知，当s1=1,s2+s3=0 时，无论A2、A1和A0取何值，输出Y0 、…、Y7中有且仅有一个为0(低电平有效)，其余都是1。? 2 .二-十进制译码器二-十进制译码器的功能:将4位BCD码的10组代码翻译成10个十进制数字符号对应的输出信号。例如，常用芯片T331是一个将8421码转换成十进制数字的译码器，其输入A3～A0为8421码，输出Y0～Y9分别代表十进制数字0～9。该译码器的输出为低电平有效。其次，对于8421码中不允许出现的6个非法码(1010～1111)，译码器输出端Y0～Y9均无低电平信号产生，即译码器对这6个非法码拒绝翻译。这种译码器的优点是当输入端出现非法码时，电路不会产生错误译码。（该译码器的逻辑电路图和真值表见教材中有关部分）? 3. 数字显示译码器 数字显示译码器是不同于上述译码器的另一种译码器。在数字系统中，通常需要将数字量直观地显示出来，一方面供人们直接读取处理结果，另一方面用以监视数字系统工作情况。 因此，数字显示电路是许多数字设备不可缺少的部分。数字显示译码器是驱动显示器件(如荧光数码管、液晶数码管等)的核心部件，它可以将输入代码转换成相应数字，并在数码管上显示出来。 常用的数码管由七段或八段构成字形，与其相对应的有七段数字显示译码器和八段数字显示译码器。例如，中规模集成电路74LS47，是一种常用的七段显示译 码器，该电路的输出为低电平有效，即输出为0时，对应字段点亮；输出为1时对应字段熄灭。该译码器能够驱动七段显示器显示0～15共16个数字的字形。输 入A3、A2、A1和A0接收4位二进制码，输出Qa、Qb、Qc、Qd、Qe、Qf和Qg分别驱动七段显示器的a、b、c、d、e、f和g段。（74LS47逻辑图和真值表可参见教材中有关部分。） 七段译码显示原理图如图7.8(a)所示，图7.8(b)给出了七段显示笔画与0～15共16个数字的对应关系。? 图7.8 七段译码显示原理及笔画与数字关系 4．译码器应用举例 译码器在数字系统中的应用非常广泛，它的典型用途是实现存储器的地址译码、控制器中的指令译码、代码翻译、显示译码等。除此之外，还可用译码器实现各种组合逻辑功能。下面 举例说明在逻辑设计中的应用。?例1 用3-8线译码器T4138和适当的与非门实现全减器的功能。 解 全减器:能实现对被减数、减数及来自相邻低位的借位进行减法运算，产生相减得到的差及向高位借位的逻辑电路。令： 被减数用Ai表示、减数用Bi表示、来自低位的借位用Gi-1表示、差用Di表示、向相邻高位的借位用Gi表示。可得到全减器的真值表如表7.2所示。 表7.2 全减器真值表 输入S1S2+S3A2A1A0输出Y0Y1Y2Y3Y4Y5Y6Y7100 00100 01100 10100 11101 00101 01101 10101 110dd ddd1d dd01111111101111111101111111101111111101111111101111111101111111101111111111111111 输入输出输入输出AiBiGi-1DiGiAiBiGi-1DiGi0000010010001111010001011110000110111111 由表7.2可写出差数Di和借位Gi的逻辑表达式为?? ?? ?? 用译码器T4138和与非门实现全减器功能时，只需将全减器的输入变量Ai Bi Gi-1分别与译码器的输入A2、A1、A0相连接，译码器使能输入端S1S2S3接固定工作电平，便可在译码器输出端得到3个变量的8个最小项的"非"。根据全减器的输出函数表达式，将相应最小项的"非"送至与非门输入端，便可实现全减器的功能。逻辑电路图如图7.9所示。 ? 图7.9 逻辑电路图 例2 用译码器和与非门实现逻辑函数?? ?F(A,B,C,D)=∑m(2,4,6,8,10,12,14)?? 解 给定的逻辑函数有4个逻辑变量，显然可采用上例类似的方法用一个4-16线的译码器和与非门实现。 此外，也可以充分利用译码器的使能输入端，用3-8线译码器实现4变量逻辑函数。用3-8线译码器实现4变量逻辑函数的方法：用译码器的一个使能端作为变量输入端，将两个3-8线译码器扩展成4-16线译码器。用两片T4138实现给定函数时，可首先将给定函数变换为 然后，将逻辑变量B、C、D分别接至片Ⅰ和片Ⅱ的输入端A2、A1、A0，逻辑变量A接至片Ⅰ的使能端和片Ⅱ的使能端S1。这样，当输入变量A=0时，片Ⅰ工作，片Ⅱ 禁止，由片Ⅰ产生m0～m7 ；当A=1时，片Ⅱ工作，片Ⅰ禁止，由片Ⅱ产生m8～m15。将译码器输出中与函数相关的项进行"与非"运算，即可实现给定函数F的功能。逻辑电路图如图7.10所示。 ?图7.10 逻辑电路图

三个开关控一个灯电路三控原理图相关资料推荐

单片机74LS138扩展中断硬件连接：代码：#include #include #define uchar unsigned char#define uint unsigned int***it LED = P1^0;void EX_INT0() interrupt 0{uchar bi = P2 & 0x07;P0 = _cror_(0x7f,bi);}void main(){uint i;

本文档的主要内容详细介绍的是74LS138译码器的Multisim仿真实例电路图免费下载。

74LS138高速的硅栅CMOS器件芯片学习参考手册免费下载。

1、原理：用中间开关来切换电流从一个双控开关通过另一个双控开关的分路触点（平行或交叉），以控制灯具的电路。2、分析图：情况一，当来回线平行连接，两个双控开关按键同时向上或同时向下拨动时，电路连通，电灯发亮。L-----/========\---(◎)----N （亮）L-------\=========/----(◎)----N （亮）情况二，当来回线平行连接，一个双控开关按键一个向上拨，而另一个双控开关的按键向下拨时，电路断开，电灯熄灭。L-----/========/---(@)----N （不亮）情况三，当来回线交叉连接，情况恰好相反，一个双控开关按键一个向上拨，而另一个双控开关的按键向下拨时，电路接通，电灯发亮。L-----/======×/---(◎)----N （亮）从上面三种情况可以看出，我们除了用开关双控开关来控制电灯的明灭，也可以用改变两条来回线的位置来控制电灯的明灭，也就是将两条来回线按照“平行——交叉——平行”的位置来移动。因此，我们可以设计一个“中间开关”来实现这个动作。如下图所示：图一L---/===== ＝ =====\----(◎)---N（亮）【中间突出的那个“＝”表示“中间开关”】图二L---/===== × =====\----(@)----N（不亮）3、注意事项：1、中间的开关必须使用1个二位双控的大按键开关，并且在二位开关要用胶水粘住，使二位的开关两个按键都同时动作。2、将二位双控开关的上下两个分路触点用电线互相交叉连接3、接线的时候，必须将前面的（火线端的那个）双控开关的两条来回线分别接到二位双控开关的两个中间的公共触点。4、在其中一个开关的上下两个分路触点引出两条电线，连接至后面那个（引入灯具的那个）双控开关的上下两个分路触点。(520101)

本文档的主要内容详细介绍的是74LS138译码器应用的仿真电路图免费下载。

本文档的主要内容详细介绍的是74LS138译码器的应用程序和电路图免费下载。

#include<reg51.h>#define uchar unsigned char#define uint unsigned intsbit EXT0_interrupt = P3^2;sbit EXT1_interrupt = P3^3;void _74HC154();void _74LS138();//延时函数 i=1时，大约延时10usvoid delay(uint ms){ uchar i; while(ms--) for(i=0;i<

本帖最后由 eehome 于 2013-1-5 10:01 编辑 (IC)SN74LS157DR逻辑 - 信号开关RoHS：标准包装：2,500包装：带卷 (TR)类别：集成电路 (IC)原厂类别；逻辑 - 信号开关，多路复用器，解码器系列：74LS类型：数据选择器/多路复用器电路：4 x 2:1独立电路：1电压电源：单电源工作温度：0°C ~ 70°C安装类型：表面贴装封装/外壳：16-SOIC（0.154", 3.90mm 宽设备封装：16-SOIC N应用/使用：TI集成电路 (IC)SN74LS157DR逻辑 - 信号开关，多路复用器安逸通国际有限公司地址：香港九龙旺角西海富菀海欣阁2804（HK）电话:00852- 39904203（HK）传真: 00852- 82651183深圳电话：86-755-82785393深圳传真：86-755-82785363手机：***主页：www.netic.cn联系人：林先生

我画的一个三个按键控制三个数据显示的图，求程序啊，我自己不会，另外图也拿不准，刚学，求帮忙{:1:}

　　在数字电路中，常用的中等规模集成二进制译码器种类很多，为了便于扩展译码器的输入变量，集成译码器常带有若干个选通控制端（使能端或控制端）。本文在非扩展状态下，研究了充分利用74LS138和74LS151的特点实现多变量函数的运算功能，明显削弱了电路的复杂性，有效地降低了生产成本。

题目要求：1、编写三个按键控制三个”小灯泡“1.1、一个按钮点亮一个小灯泡1.2、小灯1的模式为：点击按钮1，点亮灯泡1，点击复位按钮小灯泡关闭1.2、小灯2的模式为：点击按钮2，点亮灯泡2，松开按钮2小灯熄灭1.3、小灯3的模式为：点击按钮3，点亮灯泡3，点击按钮1或2小灯熄灭，小灯1，2不能亮程序样例：wincc画面：wincc仿真画面说明该工程主要难点在小灯...

本文讨论了三个优秀电路应用的简介。这些电路可监视24 V系统中的输入、驱动诸如继电器等感应电路并检测开路灯负载情况，以及将BCM运行状态转换为跛行模式。BCM中开路负载检测和跛行模式功能用作高侧或低侧驱动器的半桥DRV8912保护24 V系统中的12 V MSDI器件 通过开路负载检测和跛行模式功能优化您的车身控制模块（BCM），以实现更安全的驾驶和维护诊断。开路负载检测使BCM能够执行开路诊断，且是高侧开关（HSS）的主要功能。跛行模式功能可检测到软件运行错误，并生成高电平信号，使关键模块正常运行，同时驾驶员则可安全地驾驶汽车回家或到达维修点…

本帖最后由 gk320830 于 2015-3-9 22:13 编辑 如果。。。连了之后百位的速度和个位的速度一样快。。。不知怎么回事。。图在附件里...还有请问怎样测脉冲的占空比。。

时序逻辑电路的设计实验1    进一步强化EDA仿真软件的使用；2    掌握利用MSI、可编程器件设计时序逻辑电路的特点、方法；3    掌握时序逻辑电路的调试方法；4    进一步提高排除数字电路故障的能力。

时序逻辑电路设计6.1 基本D触发器的设计6.2 JK触发器6.3 带异步复位/置位端的使能T触发器6.4 基本计数器的设计6.5 同步清零的计数器6.6 同步清零的可逆计数器6.7 同步预置数的计数器

今天我来简单向大家介绍一下关于74LS系列芯片的一个基本情况：74ls00 2输入四与非门74ls01 2输入四与非门(oc)74ls02 2输入四或非门74ls03 2输入四与非门(oc)74ls04 六倒相器74ls05 六倒相器(oc)74ls06 六高压输出反相缓冲器/驱动器(oc,30v)74ls07 六高压输出缓冲器/驱动器(oc,30v)74ls08 2输入四与门...

基于89c51的74ls138模块的四位数码管动态显示简介 本人的开发板上只有八位数码管，因此是将p2口的三位接在138的输入上，输出口的前四位接在八位数码管的位选段上以实现四位数码管的显示。 动态数码管的显示原理是利用余辉效应，又被称作视觉暂留效应。（人眼在观察景物时，光信号传入大脑神经，需经过一段短暂的时间，光的作用结束后，视觉形象并不立即消失，这种残留的视觉称“后像”，视觉的...

基于AT89C51单片机74LS138译码器应用Proteus仿真及程序

4路抢答电路。具体功能如下：1用D触发器和门电路设计一个四路抢答电路。2每个参赛者控制一个按钮，用按动按钮发出抢答信号。3裁判有一个总按钮开关，用于将抢答器清零复位。4竞赛开始后，先按动按钮者将对应的一个发光二极管点亮，此后其他三人再按动按钮对电路不起作用。仅供参考，不喜勿喷。

These Schottky-clamped TTL MSI circuits are designed to be used in high-performance memory decoding or data-routing applications requiring very short propagation delay times. In high-performance memory systems, these decoders can be use

用AO3401来做了一个控制USB Vbus（5V）开关的小电路，小巧好用。电路解析PW_1为gpio控制口，正常情况下设为高电平输出状态，此时三极管Q1 S9014导通，Q2 mos管的栅极（G）相当于接地，栅极（G）和源极（S）间有负压-5V，mos管导通，漏极（D）有5V输出。当PW_1为低电平输出状态时，三极管Q1不导通，mos管的栅极和源极直接无压差，mos管关断，漏极...

74HC595驱动8位段选数码管利用两个74HC595实现三个引脚实现数据的传送以下是595各引脚作用：SHCP =P0^1; // 移位寄存器的时钟输入，数据输入时钟线STCP =P0^2;//存储寄存器的时钟输入，输出存储器锁存时钟线DS第14脚//串行数据输入，级联的话接上一级的Q7’Q7’: 级联输出端。将它接下一个595的DS端。Q0–Q7: 八位并行输出端，可以直接控制数码管的8个段。SH_CP(11脚)：上升沿时数据寄存器的数据移位。Q0->Q1->Q2–&g

包含源程序和Protues电路图，实现了LED两两移动闪烁。

基本逻辑电路：                 组合逻辑电路、&

门电路，组合逻辑电路的分析方法和设计方法，编码器，译码器，数据选择器和分配器 ，加法器和数值比较器。

基础的电子类资料，电子工程师必备文档，快来下载学习吧。

详细介绍了组合逻辑电路的分析方法，包括加法器、译码器、编码器、分配器、选择器等组合逻辑电路的分析方法

海南大学数字电子技术 （Digital Electronics Technology）课件

基础的电子类资料，电子工程师必备文档，快来下载学习吧。

组合逻辑电路，感兴趣的可以下载看看，免费的哦！

本帖最后由 Stark扬 于 2018-11-30 14:57 编辑 74系列逻辑芯片

定时控制器逻辑电路设计定时控制器逻辑电路设计定时控制器逻辑电路设计定时控制器逻辑电路设计定时控制器逻辑电路设计定时控制器逻辑电路设计

开关电源定义及应用

数字逻辑电路按逻辑功能和电路组成的特点可分为组合逻辑电路和时序逻辑电路两大类。

内容包括：触发器同步计数器，异步计数器，寄存器，基础实验。

海南大学数字电子技术 （Digital Electronics Technology）课件

数字逻辑电路的内容：数制与编码，，逻辑代数和逻辑函数，集成逻辑门，组合逻辑电路，中规模集成组

protel dxp 电灯控制电路

SH_CPbit P0.0ST_CPbit P0.1DDSbit P0.2MRbit P0.3OEbit P0.4E1bit P1.3E2 bit P1.4E3bit P1.5KEY1bit P2.0KEY2bit P2.1KEY3bit P2.2 ORG0000H AJMPMAIN ORG0030HMAIN:MOV55H,#06 MOVSP,#64HMAIN3: MOVDPTR,#TAB CLRMR CLRST_CP NOP SETB ST_CP SETB MR CLROE MOVR4,#216MAIN1: CLR E1 CLR E2 CLR E3 MOV R5,55HMAIN2: JBKEY2,S_STOP JNBKEY2,$ CPL0EHS_STOP: JB0EH,MAIN1JBKEY1,JIANJNB KEY1,$CPL 0FHJIAN:JBKEY3,Q_OUTJNBKEY3,$DEC55HMOVR5,55HCJNE R5,#0,Q_OUTMOV55H,#06HQ_OUT:MOVR2,#0MOVR1,#0PANT:MOV54H,#03MOV53H,#08GG:MOV50H,#08FF:MOVA,R1ANLA,#07HMOVP1,AINCR1ACALL GCMOVA,53HORLP1,AACALL MSDJNZ50H,FFMOVA,53HRL AMOV53H,ADJNZ54H,GGDJNZR5,MAIN2JB 0FH,M_STOPINCDPTRINCDPTRINCDPTRDJNZR4,MAIN1AJMPMAIN3M_STOP: AJMPMAIN1GC:SETBMRSETBOE MOV51H,#03AAA: MOVA,R2MOVCA,@A+DPTRMOVR3,#8AA:RLCAMOVDDS,CCLRSH_CPNOPSETBSH_CPDJNZR3,AACLRST_CPNOP SETBSH_CP INCR2DJNZ51H,AAACLROE RETMS:MOVR6,#5 DELAY:MOVR7,#190DJNZ R7,$DJNZ R6,DELAYRETTAB:DB00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H;DB00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H;"",0DB 00H,00H,00H,00H,00H, 00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00HDB 00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H;"",0DB00H,00H,00H,80H,03H;1CH,0C0H,03H,1EH,60H,03H,1BH,20H,80H,19H,20H,0C0H,18H,20H,60H,18H,60H,38H,18H;DB0E0H,3FH,18H,0C0H,1FH,1FH,80H,07H,1FH,00H,00H,00H;"2",1DB00H,00H,00H,00H,0C0H,00H,00H,0F0H,00H,00H,0B8H,00H,00H,8EH,00H,00H,87H,10H,0C0H,81H,10H,0E0H,0FFH,1FH;DB0F0H,0FFH,1FH,0F0H,0FFH,1FH,00H,80H,10H,00H,80H,10H;"4",1DB00H,00H,00H,00H,42H,00H,00H,66H,00H,00H,66H,00H,00H,7EH,00H,00H,3CH,00H,0C0H,0FFH,03H,0C0H,0FFH,03H;DB00H,3CH,00H,00H,7EH,00H,00H,66H,00H,00H,66H,00H;"*",2DB00H,00H,00H,80H,03H,1CH,0C0H,03H,1EH,60H,03H,1BH,20H,80H,19H,20H,0C0H,18H,20H,60H,18H,60H,38H,18H;DB0E0H,3FH,18H,0C0H,1FH,1FH,80H,07H,1FH,00H,00H,00H;"2",2DB00H,00H,00H,00H,0C0H,00H,00H,0F0H,00H,00H,0B8H,00H,00H,8EH,00H,00H,87H,10H,0C0H,81H,10H,0E0H,0FFH,1FH;DB0F0H,0FFH,1FH,0F0H,0FFH,1FH,00H,80H,10H,00H,80H,10H;"4",3DB00H,00H,00H,00H,00H,00H,00H,00H,40H,00H,00H,60H,00H,00H,78H,00H,00H,38H,00H,0FEH,01H,00H,0FEH,01H;DB00H,84H,04H,00H,84H,1CH,00H,84H,38H,0FCH,87H,30H,0FCH,87H,00H,24H,84H,04H,20H,84H,1CH,20H,84H,38H;DB20H,84H,30H,20H,0FEH,01H,20H,0FEH,05H,30H,0FEH,0DH,30H,00H,38H,20H,00H,38H,00H,00H,20H,00H,00H,00H;"点"，4DB00H,00H,00H,00H,00H,00H,00H,00H,00H,0F8H,0FFH,7FH,0F8H,0FFH,7FH,08H,02H,01H,88H,07H,03H,0F8H,8DH,03H;DB78H,0F8H,01H,38H,0F0H,03H,20H,10H,02H,20H,1EH,02H,0E0H,1FH,02H,0F8H,13H,02H,7CH,10H,02H,2CH,0FFH,7FH;DB24H,0FFH,7FH,20H,11H,7EH,20H,10H,02H,20H,10H,02H,30H,18H,03H,30H,08H,01H,20H,00H,01H,00H,00H,00H;"阵"，5DB00H,00H,00H,00H,02H,00H,00H,02H,00H,00H,02H,00H,04H,02H,00H,3CH,0FEH,1FH,38H,0FEH,1FH,30H,0EH,5CH;DB00H,0CH,46H,00H,06H,43H,00H,0FH,61H,0FCH,1BH,20H,0FCH,79H,30H,18H,0E8H,19H,08H,88H,0FH,08H,08H,0EH;DB08H,88H,0FH,0FCH,0E9H,1BH,0FCH,0F9H,30H,00H,39H,30H,00H,09H,70H,00H,01H,60H,00H,01H,20H,00H,00H,20H;"设"，6DB00H,00H,00H,00H,04H,00H,00H,04H,00H,00H,04H,00H,04H,04H,00H,1CH,0FCH,3FH,38H,0FCH,3FH,38H,04H,1CH;DB30H,00H,0EH,00H,04H,07H,00H,84H,01H,00H,84H,00H,00H,04H,00H,00H,04H,00H,0FCH,0FFH,7FH,0FCH,0FFH,7FH;DB0FCH,0FFH,7FH,00H,04H,00H,00H,04H,00H,00H,04H,00H,00H,06H,00H,00H,02H,00H,00H,02H,00H,00H,00H,00H;"计"，7DB00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H;DB00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H;"",8DB00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H;DB00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H;"",8END

本帖最后由 gk320830 于 2015-3-4 12:23 编辑 74ls芯片资料全集，仅供参考

现有一个确定键，三个布尔指示灯。想实现一下功能：按一次确定键，第一个灯亮；按第二次确定键，第二个灯亮；按第三次确定键，第三个灯亮。小弟用顺序结构和事件结构编程，实现的效果却是，按一次确定键，三个指示灯就按顺序点亮了。请问问题出在哪里？应该如何解决？不胜感激！

module divide2( clk , clk_o, reset);inputclk , reset;outputclk_o;wire in;reg out ;always @ ( posedge clk or posedge reset) if ( reset)out

本内容提供了TTL74数字逻辑电路，列出了74系列芯片的芯片手册

来源：互联网今天我们来聊聊逻辑电路的计算，跟着小编一起来学习一下吧！ 逻辑常量与变量：逻辑常量只有两个，即0和1，用来表示两个对立的逻辑状态。逻辑变量与普通代数一样，也可以用字母、符号、数字及其组合来表示，但它们之间有着本质区别，因为逻辑变量的取值只有两个，即0和1，而没有中间值。

在这篇博文中，我将回答几个与逻辑器件相关的常见问题，希望能使你轻松找到开始进行调试的位置。Q：我能让输入大于Vcc吗？A：这视情况而定。目前的器件能够很好地处理过冲和下冲；然而，为了获得高于Vcc的恒定电压，器件在结构上必须能够处理高于Vcc的电压。数据表通常指定了器件是否能够耐受过压，而这也是器件在处理较高输入的能力方面的直接指标。可以看一看数据表上输入电压额定值的电气技术规格，如果规定的内容类似于Vin= Vcc +0.5V，那么就表示输入上有一个到Vcc的二极管。施加任何高于Vcc的电压会使这个二极管正向偏置，而这对于器件是不安全的。这也意味着你不能将高于Vcc的电压施加到输入端上…

FPGA则应该理解为可用电脑编辑的数字逻辑电路集成芯片，其实是在描绘一个数字逻辑电路。关于两者的区别在于以下：1、速度上(两者最大的差别）因为FPGA是硬件电路，运行速度则取决于晶振速度，系统比较稳定，特别适合高速接口电路。而单片机是单线程，所以，程序语句需要等待单片机周期后才能执行起来。2、入门难易程度相比有差距单片机相比于FPGA，会简单些，同样地，价格也会低一些。如果要做PID算法控制的用单片机就可以，STM32F4系列已经到300M+跑PID完全足够；如果是跑嵌入式的话，就可以..

　　一个简单而有效的低频相位计电路，只需要三块IC，达到绝对精度优于0. 5°而且分辨到满360°。这三块芯片是：一块CMOS D触发器，一块CMOS施密特反 相器和一块双极性四边形比较器。

74、74HC、74LS系列芯片对比，

一、PID的故事小明接到这样一个任务：有一个水缸点漏水(而且漏水的速度还不一定固定不变)，要求水面高度维持在某个位置，一旦发现水面高度低于要求位置，就要往水缸里加水。小明接到任务后就一直守在水缸旁边，时间长就觉得无聊，就跑到房里看小说了，每30分钟来检查一次水面高度。水漏得太快，每次小明来检查时，水都快漏完了，离要求的高度相差很远，小明改为每3分钟来检查一次，结果每次来水都没怎么漏，不需要加水，来得太频繁做的是无用功。几次试验后，确定每10分钟来检查一次。这个检查时间就称为采样周期。开始小明用瓢加水，水龙头离水缸有十几米的距离，经常要跑好几趟才加够水，于是小明又改为用桶加，一加就是一桶，跑的次数少了，加水的速度也快了，但好几次将缸给加溢出了，不小心弄湿了几次鞋，小明又动脑筋，我不用瓢也不用桶，老子用盆，几次下来，发现刚刚好，不用跑太多次，也不会让水溢出。这个加水工具的大小就称为比例系数。小明又发现水虽然不会加过量溢出了，有时会高过要求位置比较多，还是有打湿鞋的危险。他又想了个办法，在水缸上装一个漏斗，每次加水不直接倒进水缸，而是倒进漏斗让它慢慢加。这样溢出的问题解决了，但加水的速度又慢了，有时还赶不上漏水的速度。于是他试着变换不同大小口径的漏斗来控制加水的速度，最后终于找到了满意的漏斗。漏斗的时间就称为积分时间。小明终于喘了一口，但任务的要求突然严了，水位控制的及时性要求大大提高，一旦水位过低，必须立即将水加到要求位置，而且不能高出太多，否则不给工钱。小明又为难了！于是他又开努脑筋，终于让它想到一个办法，常放一盆备用水在旁边，一发现水位低了，不经过漏斗就是一盆水下去，这样及时性是保证了，但水位有时会高多了。他又在要求水面位置上面一点将水凿一孔，再接一根管子到下面的备用桶里这样多出的水会从上面的孔里漏出来。这个水漏出的快慢就称为微分时间。看到几个问采样周期的帖子，临时想了这么个故事。微分的比喻一点牵强，不过能帮助理解就行了，呵呵，入门级的，如能帮助新手理解下PID，于愿足矣。故事中小明的试验是一步步独立做，但实际加水工具、漏斗口径、溢水孔的大小同时都会影响加水的速度，水位超调量的大小，做了后面的实验后，往往还要修改改前面实验的结果。

华为 逻辑电路设计规范自己选择下载阅读！

`内容简介本书是“实用电子电路设计丛书”之一。本书以实现高速高可靠性的数字系统设计为目标，以完全同步式电路为基础，从技术实现的角度介绍ASIC逻辑电路设计技术。内容包括：逻辑门电路、逻辑压缩、组合电路、Johnson计数器、定序器设计及应用等，并介绍了实现最佳设计的各种工程设计方法。本书可供信息工程、电子工程、微电子技术、计算技术、控制工程等领域的高等院校师生及工程技术人员、研制开发人员学习参考。书籍目录第1章 ASIC=同步式设计=更高可靠性设计方法的实现1.1 面向高性能系统的设计1.2 同步电路的不足1.3 同步电路设计1.4 ASIC机能设计方法有待思考的地方第2章 逻辑门电路详解2.1 逻辑门电路的最基本的知识2.2 加法电路及其构成方法2.3 其他输入信号为3位的逻辑单元2.4 复合逻辑门电路的调整第3章 逻辑压缩与奎恩·麦克拉斯基法3.1 除去玻色项的方法3.2 奎恩·麦克拉斯基法第4章 组合电路设计4.1 选择器、解码器、编码器4.2 比较和运算电路的设计第5章 计数器电路的设计5.1 计数器设计的基础······下载链接：`

组合逻辑电路：指任何时刻的输出仅取决于当时刻输入信号的组合。特点：没有存储和记忆作用，没有反馈回路思维导图组合逻辑分析根据已知逻辑电路图，找出组合逻辑电路的输入与输出关系，确定在什么样的输入取值下对应的输出为1一般过程：看图->写布尔表达式->写真值表、画波形图->指出电路的逻辑功能（不重要）（简单）逐级电平推导法假定输出为某一个值，主机向前推导，直到推得输入的值简而言之，就是看图逆推列写布尔表达式法写出布尔表达式进行分析数字波形法对所有输入变量使用波形，

一、本文内容本文主要包含以下三个基本外围电路的调试过程与调试结果：电源模块时钟模块复位模块二、电源模块调试无论对FPGA还是DSP而言，对电源的上电顺序都有一定的要求，且不同型号的器件对电源轨的顺序要求不一定相同，因此建议对FPGA和DSP这两种器件采用各自独立的供电电路，以便于独立的控制各自的上电顺序。电源的上电顺序一般由电源管理芯片的PowerGood信号配合Enable信号...

0引言作为数控机床的重要组成部分,异步主轴电机的驱动控制需具备动态响应快、控制精度高与调速范围广三个基本的特性[1]。“间接磁场定向控制[2]”与“弱磁控制”组合是异步主轴电机常用的驱动控制方式。间接磁场定向控制通过磁场定向和坐标变换,实现电机转矩与磁链的解耦,对电机的磁链与转矩进行单独调节控制,获得类似直流调速系统的优异性能,使异步电机具备较快的动态响应特性与较高的控制精度;弱磁控制是在异步电机...

实验目的1. 掌握与非门、或非门、与或非门及异或门的逻辑功能。2. 了解三态门的逻辑功能以及禁止状态的判别方法。了解三态门的应用。3. 掌握组合逻辑电路的设计和实

基于Arduino使用三个开关控制电机的正转，反转和停转，很不错的学习资料。

今天情人节，首先祝大家节日快了。可是我还在苦逼的发帖子。不多说今天的节日了，直接进入主题。最近在看王晓华的《算法的乐趣》，看了chapter 05，看过之后就用LabVIEW去解决书中提到的问题，也即三个水桶等分8升水问题。书中用到了递归的思想。关于递归，我之前总认为递归对程序开发者而言是可有可无的，但是我看了算法的乐趣前几章之后，再也不这样认为了。递归是很多算法实现的基础，虽然从理论上讲递归可以用循环替代，但递归这种思想符合人类思考问题的方式。在很多问题中，采用递归可以大大提高代码的可读性，而且编程容易实现。而这时如若非要才要循环的方式可能让你绞尽脑汁都无法实现，而且还很容易出错LabVIEW中也可以编写递归函数，但有一点必须注意。就是需要到properties中的execution中设置VI为可重入，只有这样才能保证子VI可以递归。原因是新建的VI默认都是不可重入的，如果不可重入当然就不能再调用自己，因此也就无法实现递归。知道了如何设置递归之后，就可以按照《算法的乐趣》中的解题思路去编写递归搜索方法。最后实现的程序如下：程序中SearchState函数和SearchStateOnAction函数为递归函数，需要按照上面所讲的方法设置为可重入。其它VI则为普通函数，不需要做任何修改。运行SearchState函数即可在对话框中分别显示所有找到的方法。运行程序可知一共有16种方法，和《算法的乐趣》一书答案一样。

组合逻辑电路的分析设计实验.ppt

电子工程师必备专业书，文件比较大，给点耐心。附件数字逻辑电路的ASIC设计.pdf13.5 MB

数字逻辑电路第3章的PPT，一些难度大，质量很高。

摘要：基于逻辑电路的设计中经常涉及到用卡诺图化简逻辑函数的过程，给出了利用次态卡诺图设计逻辑电路的方法及不同触发器的状态方程在次态卡诺图上的表示，并举例加以说

１、设计一个四舍五入判别电路，其输入为8421BCD码，要求当输入大于或等于５时，判别电路输出为１，反之为０。 ２、设计四个开关控制一盏灯的逻辑电路，要求改变任意开关的状态能够引起灯亮灭状态的改变。（即任一开关的合断改变原来灯亮灭的状态） ３、设计一个优先排队电路，其框图如下： 排队顺序： A=1 最高优先级 B=1 次高优先级 C=1 最低优先级 要求输出端最多只能有一端为１，即只能是优先级较高的输入端所对应的输出端为１。 实验连线

数字电路的分类 （1）按电路结构分类 组合逻辑电路 时序逻辑电路：。 （2）按集成电路规模分：小规模、中规模和大规模。

本帖最后由 gk320830 于 2015-3-9 15:46 编辑

双向晶闸管除了一个电极G仍然叫控制极外，另外两个电极通常不再叫阳极和阴极，而统称为主电极T1和T2。双向晶闸管是一种N-P-N-P-N型5层结构的半导体，其符号和内部结构图见图1-1。用万用表区分双向晶闸管电极的方法是：首先找出主电极T2。将万用表置于R×100挡，用黑表笔接双向晶闸管的任一个电极，红表笔分别接双向晶闸管的另外两个电极，如果表针不动，说明黑表笔接的就是主电极T2。否则就要把黑表笔再调换到另一个电极上，按上述方法进行测量，直到找出主电极T2。T2确定后再按下述方法找出T1和G极。由图1-1可见T1与G是由两个PN结反向并联的，因设计需要和结构的原因，T1与G之间的电阻值，依然存在正反向的差别。用万用表R×10或R×1挡测T1和G之间的正、反向电阻，如一次是22Ω左右，一次是24Ω左右，则在电阻较小的一次（正向电阻）黑表笔接的是主电极T1，红表笔接的是控制极G。

最近刚学了labview状态图这个功能，自己写了一个空子风扇和灯的小程序，纯当练手，有需要的朋友可以下载。【PS:程序中的风扇是从网上download的】

时序逻辑电路的输出不但和当前输入有关，还与系统的原先状态有关，即时序电路的当前输出由输入变量与电路原先的状态共同决定。为达到这一目的，时序逻辑电路从某一状态

This book is based on the earlier Kluwer title Circuit Design for CMOS/VLSIwhich was published in 1992. At that time, CMOS was just entering the mainstreamas a technique for high-speed, high-density logic circuits. Although the

异步时序逻辑电路:本章主要从同步时序逻辑电路与异步时序逻辑电路状态改变方式不同的特殊性出发， 系统的介绍异步时序逻辑电路的电路结构、工作原理、分析方法和设计方法。

一、实验目的掌握组合逻辑电路的设计与测试方法

单片机学习的好资料，很实用的单片机教程，快来学习吧。