专题利用74ls138和74ls20设计三人表决器
资料下载
74LS138数据手册
310次下载
2013-06-19
xgwan
如何对74LS138译码进行实验
51单片机:74LS138译码实验一、实验内容通过单片机P1.2P1.0控制74LS138译码器的使能及译码输入端口,控制其译码输出端口(Y7Y0)。(74LS138译码单元C、B、A分别连接P1.2、P1.1、P1.0。)把译码输出端口Y7Y0连接到L7L0八位LED电平指示输入端口,验证74LS138的逻辑译码功能。二、仿真图三、代码C语言实现:在这里插入代码片```#include #include void
62次下载
2021-07-14
denxinan
74ls138引脚图-74ls138管脚图及功能真值表
65次下载
2015-06-08
60KB
74LS138/54LS138 pdf datasheet
54LS138/DM54LS138/DM74LS138,54LS139/DM54LS139/DM74LS139Decoders/DemultiplexersGeneral DescriptionThese Schottky-clamped circuits are designed to be used inhigh-performance memory-decoding or data-routing applications,
100次下载
2008-08-06
133 腻害
74LS138译码器应用
154次下载
2013-08-08
44KB 450533865
74LS20中文资料pdf
54/7420双4输入与非门简要说明20 为两组 4 输入端与非门(正逻辑),共有 54/7420、54/74H20、54/74S20、54/74LS20四种线路结构形式,其主要电特性的典型值如下:型 号 tPLH tPH
219次下载
2008-03-22
333 温暖了我的回忆
74LS138与74LS161组成流水灯数电课程设计
81次下载
2013-07-26
621KB write_data
74LS138与74LS161组成流水灯数电课程设计
223次下载
2013-04-29
620KB
74ls138二进制译码器
74LS138的逻辑功能
三个译码输入端(又称地址输入端)A2、A1、A0,八个译码输出端 ,以及三个控制端(又称使能端) 、 、 。
、 , 是译码器的控制输入端,当
0次下载
2010-08-26
490 mlr87
74ls138中文资料免费下载
74LS138为3线-8线译码器,共有54/74S138和54/74LS138两种线路结构型式,其74LS138工作原理如下:
当一个选通端(G1)为高电平,另两个选通端(/(G2A)和/(G2B))为低电平时,可将地址端(A、B、C)的二进制编码在一个对应的输出端以低电平译出。
49次下载
2017-10-31
0.04 MB Goodtimes
51单片机:74LS138译码实验
51单片机:74LS138译码实验一、实验内容通过单片机P1.2P1.0控制74LS138译码器的使能及译码输入端口,控制其译码输出端口(Y7Y0)。(74LS138译码单元C、B、A分别连接P1.2、P1.1、P1.0。)把译码输出端口Y7Y0连接到L7L0八位LED电平指示输入端口,验证74LS138的逻辑译码功能。二、仿真图三、代码C语言实现:在这里插入代码片```#include <reg52.h>#include <intrins.h&
28次下载
2021-11-12
0.16 MB 王的男人
74LS138 有些图片看不到,在附件中
74ls138引脚图 74HC138管脚图:74LS138 为3 线-8 线译码器,共有 54/74S138和 54/74LS138 两种线路结构型式,其工作原理如下: 当一个选通端(G1)为高电平,另两个选通端(/(G2A)和/(G2B))为低电平时,可将地址端(A、B、C)的二进制编码在一个对应的输出端以低电平译出。 利用 G1、/(G2A)和/(G2B)可级联扩展成 24 线译码器;若外接一个反相器还可级联扩展成 32 线译码器。 若将选通端中的一个作为数据输入端时,74LS138还可作数据分配器用与非门组成的3线-8线译码器74LS1383线-8线译码器74LS138的功能表无论从逻辑图还是功能表我们都可以看到74LS138的八个输出引脚,任何时刻要么全为高电平1—芯片处于不工作状态,要么只有一个为低电平0,其余7个输出引脚全为高电平1。如果出现两个输出引脚同时为0的情况,说明该芯片已经损坏。当附加控制门的输出为高电平(S=1)时,可由逻辑图写出由上式可以看出,同时又是这三个变量的全部最小项的译码输出,所以也把这种译码器叫做最小项译码器。71LS138有三个附加的控制端、和。当、时,输出为高电平(S=1),译码器处于工作状态。否则,译码器被禁止,所有的输出端被封锁在高电平,如表3.3.5所示。这三个控制端也叫做“片选”输入端,利用片选的作用可以将多篇连接起来以扩展译码器的功能。带控制输入端的译码器又是一个完整的数据分配器。在图3.3.8电路中如果把作 为“数据”输入端(同时),而将作为“地址”输入端,那么从送来的数据只能通过所指定的一根输出线送出去。这就不难理解为什么把叫做地址输入了。例如 当=101时,门的输入端除了接至输出端的一个以外全是高电平,因此的数据以反码的形式从输出,而不会被送到其他任何一个输出端上。【例3.3.2】 试用两片3线-8线译码器74LS138组成4线-16线译码器,将输入的4位二进制代码译成16个独立的低电平信号。解:由图3.3.8可见,74LS138仅有3个地址输入端。如果想对4位二进制代码,只能利用一个附加控制端(当中的一个)作为第四个地址输入端。取第(1)片74LS138的和作为它的第四个地址输入端(同时令),取第(2)片的作为它的第四个地址输入端(同时令),取两片的、、,并将第(1)片的和接至,将第(2)片的接至,如图3.3.9所示,于是得到两片74LS138的输出分别为图3.3.9 用两片74LS138接成的4线-16线译码器式(3.3.8)表明时第(1)片74LS138工作而第(2)片74LS138禁 止,将的0000~0111这8个代码译成8个低电平信号。而式(3.3.9)表明时,第(2)片74LS138工作,第(1)片74LS138禁止,将 的1000~1111这8个代码译成8个低电平信号。这样就用两个3线-8线译码器扩展成一个4线-16线的译码器了。同理,也可一用两个带控制端的4线-16线译码器接成一个5线-32线译码器。例2. 74LS138 3-8译码器的各输入端的连接情况及第六脚()输入信号A的波形如下图所示。试画出八个输出引脚的波形。解:由74LS138的功能表知,当(A为低电平段)译码器不工作,8个输出引脚全为高电平,当(A为高电平段)译码器处于工作状态。因所以其余7个引脚输出全为高电平,因此可知,在输入信号A的作用下,8个输出引脚的波形如下:即与A反相;其余各引脚的输出恒等于1(高电平)与A的波形无关。2.译码器译码器是组合电路的一部分。所谓译码,就是把代码的特定含义“翻译”出来的过程,而实现译码操作的电路称为译码器。译码器分成三类:(1)二进制译码器:如中规模2-4线译码器74LS139,3-8线译码器74LS138等。(2)二-十进制译码器:实现各种代码之间的转换,如BCD码-十进制译码器74LS145等。(3)显示译码器:用来驱动各种数字显示器,如共阴数码管译码驱动74LS48(或74LS248)共阳数码管译码驱动74LS47(或74LS247)等。2.译码器实验(1)将二进制2-4线译码器74LS139插入IC空插座中,管脚排列图见图13。输入端G、A、B接逻辑开关,输出端Y0、Y1、Y2、Y3 接LED发光二极管,接通电源,按表5输入各逻辑电平,观察输出结果并填入表4.6中。图13 74LS139管脚排列图 图14 74LS138管脚排列图表5 74LS139 2-4线译码器功能表输入输出GBAY0Y1Y2Y31 0 0 0 0x 0 0 1 1x 0 1 0 1注: 表中×为状态随意表6 74LS138 3线-8线译码器功能表输入输出使能选择Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7G1 G2C B Ax 1 0 x 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0x x x x x x 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1注:G2 = G2A + G2B ,表中×为状态随意 将74LS138集成片插入IC空插座中,输入端G1、G2A、G2B、A、B、C接逻辑开关,输出端Y0 ~ Y7接LED发光二极管,接通电源,按表6输入各逻辑电平,观察输出结果并填入表6中。使能端信号G1、G2A、G2B满足表6条件时,译码器选通。译码器扩展,用74LS139双2-4线译码器可接成3-8线译码器。用74LS138两片3-8线译码器可组成4-16线译码器。图15 74LS145管脚排列图 (2)将BDC码-十进制译码器74LS145插入IC插座中,管脚排列图见图15,输入端A、B、C、D接8421码拨码开关,输出端“0~9”接LED发光二极管。接通电源,拨动拨码开关,观察输出LED发光二极管是否和拨码开关所指示的十进制数字一致。(3)将译码驱动器74LS48(或74LS248)和共阴极数码管LC5011-11(547R)插入IC空插座中,按图16接线。接通电源后,观察数码管显示结果是否和拨码开关指示数据一致。如无8421码拨码开关,可用四位逻辑开关(即普通拨动开关)代替。图16 译码显示电路图 四、注意事项插入或拔取集成片时须切断电源,不能带电操作。译码器原理及常用译码器简介一. 译码器 译码器的功能是对具有特定含义的输入代码进行"翻译",将其转换成相应的输出信号。 译码器的种类很多,常见的有二进制译码器、二-十进制译码器和数字显示译码器。1.二进制译码器(1) 定义二进制译码器:能将n个输入变量变换成2n个输出函数,且输出函数与输入变量构成的最小项具有对应关系的一种多输出组合逻辑电路。(2) 特点● 二进制译码器一般具有n个输入端、2n个输出端和一个(或多个)使能输入端。● 在使能输入端为有效电平时,对应每一组输入代码,仅一个输出端为有效电平,其余输出端为无效电平(与有效电平相反)。● 有效电平可以是高电平(称为高电平译码),也可以是低电平(称为低电平译码)。(3) 典型芯片 常见的MSI二进制译码器有2-4线(2输入4输出)译码器、3-8线(3输入8输出)译码器和4-16线(4输入16输出)译码器等。图7.7(a)、(b)所示分别是T4138型3-8线译码器的管脚排列图和逻辑符号。图7.7 T4138译码器的管脚排列图和逻辑符 图中,A2、A1、A0 ------ 输入端; Y0,Y1,Y2,Y3,Y4,Y5,Y6,Y7------- 输出端; S1,S2,S3 -------- 使能端,作用是禁止或选通译码器。 该译码器真值表如表7.1所示。表7.1 T4138译码器真值表 由真值表可知,当s1=1,s2+s3=0 时,无论A2、A1和A0取何值,输出Y0 、…、Y7中有且仅有一个为0(低电平有效),其余都是1。? 2 .二-十进制译码器二-十进制译码器的功能:将4位BCD码的10组代码翻译成10个十进制数字符号对应的输出信号。例如,常用芯片T331是一个将8421码转换成十进制数字的译码器,其输入A3~A0为8421码,输出Y0~Y9分别代表十进制数字0~9。该译码器的输出为低电平有效。其次,对于8421码中不允许出现的6个非法码(1010~1111),译码器输出端Y0~Y9均无低电平信号产生,即译码器对这6个非法码拒绝翻译。这种译码器的优点是当输入端出现非法码时,电路不会产生错误译码。(该译码器的逻辑电路图和真值表见教材中有关部分)? 3. 数字显示译码器 数字显示译码器是不同于上述译码器的另一种译码器。在数字系统中,通常需要将数字量直观地显示出来,一方面供人们直接读取处理结果,另一方面用以监视数字系统工作情况。 因此,数字显示电路是许多数字设备不可缺少的部分。数字显示译码器是驱动显示器件(如荧光数码管、液晶数码管等)的核心部件,它可以将输入代码转换成相应数字,并在数码管上显示出来。 常用的数码管由七段或八段构成字形,与其相对应的有七段数字显示译码器和八段数字显示译码器。例如,中规模集成电路74LS47,是一种常用的七段显示译 码器,该电路的输出为低电平有效,即输出为0时,对应字段点亮;输出为1时对应字段熄灭。该译码器能够驱动七段显示器显示0~15共16个数字的字形。输 入A3、A2、A1和A0接收4位二进制码,输出Qa、Qb、Qc、Qd、Qe、Qf和Qg分别驱动七段显示器的a、b、c、d、e、f和g段。(74LS47逻辑图和真值表可参见教材中有关部分。) 七段译码显示原理图如图7.8(a)所示,图7.8(b)给出了七段显示笔画与0~15共16个数字的对应关系。? 图7.8 七段译码显示原理及笔画与数字关系 4.译码器应用举例 译码器在数字系统中的应用非常广泛,它的典型用途是实现存储器的地址译码、控制器中的指令译码、代码翻译、显示译码等。除此之外,还可用译码器实现各种组合逻辑功能。下面 举例说明在逻辑设计中的应用。?例1 用3-8线译码器T4138和适当的与非门实现全减器的功能。 解 全减器:能实现对被减数、减数及来自相邻低位的借位进行减法运算,产生相减得到的差及向高位借位的逻辑电路。令: 被减数用Ai表示、减数用Bi表示、来自低位的借位用Gi-1表示、差用Di表示、向相邻高位的借位用Gi表示。可得到全减器的真值表如表7.2所示。 表7.2 全减器真值表 输入S1S2+S3A2A1A0输出Y0Y1Y2Y3Y4Y5Y6Y7100 00100 01100 10100 11101 00101 01101 10101 110dd ddd1d dd01111111101111111101111111101111111101111111101111111101111111101111111111111111 输入输出输入输出AiBiGi-1DiGiAiBiGi-1DiGi0000010010001111010001011110000110111111 由表7.2可写出差数Di和借位Gi的逻辑表达式为?? ?? ?? 用译码器T4138和与非门实现全减器功能时,只需将全减器的输入变量Ai Bi Gi-1分别与译码器的输入A2、A1、A0相连接,译码器使能输入端S1S2S3接固定工作电平,便可在译码器输出端得到3个变量的8个最小项的"非"。根据全减器的输出函数表达式,将相应最小项的"非"送至与非门输入端,便可实现全减器的功能。逻辑电路图如图7.9所示。 ? 图7.9 逻辑电路图 例2 用译码器和与非门实现逻辑函数?? ?F(A,B,C,D)=∑m(2,4,6,8,10,12,14)?? 解 给定的逻辑函数有4个逻辑变量,显然可采用上例类似的方法用一个4-16线的译码器和与非门实现。 此外,也可以充分利用译码器的使能输入端,用3-8线译码器实现4变量逻辑函数。用3-8线译码器实现4变量逻辑函数的方法:用译码器的一个使能端作为变量输入端,将两个3-8线译码器扩展成4-16线译码器。用两片T4138实现给定函数时,可首先将给定函数变换为 然后,将逻辑变量B、C、D分别接至片Ⅰ和片Ⅱ的输入端A2、A1、A0,逻辑变量A接至片Ⅰ的使能端和片Ⅱ的使能端S1。这样,当输入变量A=0时,片Ⅰ工作,片Ⅱ 禁止,由片Ⅰ产生m0~m7 ;当A=1时,片Ⅱ工作,片Ⅰ禁止,由片Ⅱ产生m8~m15。将译码器输出中与函数相关的项进行"与非"运算,即可实现给定函数F的功能。逻辑电路图如图7.10所示。 ?图7.10 逻辑电路图
29次下载
2011-05-18
inghosthell111
单片机74LS138扩展中断的相关资料推荐
单片机74LS138扩展中断硬件连接:代码:#include #include #define uchar unsigned char#define uint unsigned int***it LED = P1^0;void EX_INT0() interrupt 0{uchar bi = P2 & 0x07;P0 = _cror_(0x7f,bi);}void main(){uint i;
0次下载
2022-01-06
哼小曲
使用74LS138和74LS151数据选择器在非扩展状态下进行多变量函数运算的功能
在数字电路中,常用的中等规模集成二进制译码器种类很多,为了便于扩展译码器的输入变量,集成译码器常带有若干个选通控制端(使能端或控制端)。本文在非扩展状态下,研究了充分利用74LS138和74LS151的特点实现多变量函数的运算功能,明显削弱了电路的复杂性,有效地降低了生产成本。
49次下载
2017-11-30
1.20 MB maye2900
74LS688/74LS682/74LS684/74LS68
74LS688/74LS682/74LS684/74LS685/74LS687 pdf datasheet
42次下载
2008-08-06
333 EvilFish
51单片机-流水灯(74LS138、74HC154)
#include<reg51.h>#define uchar unsigned char#define uint unsigned intsbit EXT0_interrupt = P3^2;sbit EXT1_interrupt = P3^3;void _74HC154();void _74LS138();//延时函数 i=1时,大约延时10usvoid delay(uint ms){ uchar i; while(ms--) for(i=0;i<
15次下载
2021-11-21
0.23 MB leexiuhua
74LS273是什么
74LS273是8位数据/地址锁存器,它是一种带清除功能的8D触发器 , D0~D7为数据输入端,Q0~Q7为数据输出端,正脉冲触发,低电平清除,常用作数据锁存器,地址锁存器。(1)1脚是复位/MR,低电平有效,当1脚是低电平时,输出脚2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)全部输出0,即全部复位。(2...
16次下载
2021-07-29
笔画张
74ls20.pdf
This device contains two independent gates each of whichperforms the logic NAND function.
24次下载
2008-03-28
233 标点Symbol
SN54LS138,SN54S138,SN74LS138,S
These Schottky-clamped TTL MSI circuits are designed to be used in high-performance memory decoding or data-routing applications requiring very short propagation delay times. In high-performance memory systems, these decoders can be use
8次下载
2010-08-12
896 wowhao
三态门74LS244和锁存器74LS273相关资料推荐
转载请务必保留本文链接接口电路的基本构成CPU通过接口与外部设备的连接示意图如下:负责把信息从外部设备传入 CPU 的接口(端口)叫做输入接口(端口),而将信息从 CPU 输出到外部设备的接口(端口)叫做输出接口(端口)。1)在输入数据时,由于外部设备处理的时间一般比 CPU 要长的多,不可能让 CPU 一直等外设传完数据再工作吧。...
0次下载
2021-12-07
c88348535
74ls160/74ls161/74ls162/74ls163 datasheet
0次下载
2013-11-22
160KB
74LS138译码器的Multisim仿真实例电路图免费下载
本文档的主要内容详细介绍的是74LS138译码器的Multisim仿真实例电路图免费下载。
183次下载
2020-09-04
0.07 MB Wildesbeast
基于AT89C51单片机74LS138译码器应用Proteus仿真及程序
基于AT89C51单片机74LS138译码器应用Proteus仿真及程序
1次下载
2023-05-04
0.87 MB 好纠结哦
基于89c51的74ls138模块的四位数码管动态显示
基于89c51的74ls138模块的四位数码管动态显示简介 本人的开发板上只有八位数码管,因此是将p2口的三位接在138的输入上,输出口的前四位接在八位数码管的位选段上以实现四位数码管的显示。 动态数码管的显示原理是利用余辉效应,又被称作视觉暂留效应。(人眼在观察景物时,光信号传入大脑神经,需经过一段短暂的时间,光的作用结束后,视觉形象并不立即消失,这种残留的视觉称“后像”,视觉的...
34次下载
2021-11-24
0.12 MB wanen001
SN74LS90/SN74LS92/SN74LS93 pdf
The SN74LS90/SN74LS92/SN74LS93 are high-speed4-bit ripple type counters partitioned into two sections. Each counter has a divide-by-two section and either a divide-by-five (LS90), divide-by-six (LS92) ordivide-by-eight (LS93) s
60次下载
2008-12-01
333 冰山上的来客110
如何利用74LS299制作的循环灯
笔者利用74LS299设计了一款8路循环灯电路,并且通过了实验验证,下面将电路介绍给大家。74LS299是通用8位移位寄存器,其引脚如图1所示。
20次下载
2021-04-27
发烧友520
74LS92/74LS93 pdf datasheet (4
The SN54/74LS90, SN54/74LS92 and SN54/74LS93 are high-speed4-bit ripple type counters partitioned into two sections. Each counter has a divide-by-two section and either a divide-by-five (LS90), divide-by-six (LS92) ordivide-by-
12次下载
2008-12-01
333 xinluoyang
74LS54373/74ls74373 八D锁存器 中文资料
40次下载
2014-06-05
263KB tym880527
74ls芯片资料汇总
1203次下载
2012-04-21
htzhang
【锆石A4 FPGA试用体验】开发板资源(四)三人表决器
有了对LED、KEY、数码管的了解后,接下来就是对这三者一个综合应用了,那就是经典的三人表决器。结合开发板,三个按键按下,则其对应的LED将会点亮,数码管同时显示总的投票数 无需废话。看程序。module A4_Vote4(//输入端口KEY1,KEY2,KEY3,//输出端口LED1,LED2,LED3,SEG_DATA,SEG_EN);input KEY1,KEY2,KEY3;//按键outputLED1,LED2,LED3;//LEDoutput[5:0] SEG_EN;//数码管使能管脚output reg[6:0] SEG_DATA;//数码管数据管脚 parameterSEG_NUM0 = 7'h3f, //数字0SEG_NUM1 = 7'h06, //数字1SEG_NUM2 = 7'h5b, //数字2SEG_NUM3 = 7'h4f; //数字3always @ (*)begin case({KEY3,KEY2,KEY1})3'b000 : SEG_DATA = SEG_NUM0;3'b001 : SEG_DATA = SEG_NUM1;3'b010 : SEG_DATA = SEG_NUM1;3'b011 : SEG_DATA = SEG_NUM2;3'b100 : SEG_DATA = SEG_NUM1;3'b101 : SEG_DATA = SEG_NUM2;3'b110 : SEG_DATA = SEG_NUM2;3'b111 : SEG_DATA = SEG_NUM3;default: SEG_DATA = SEG_NUM0;endcaseendassign LED1 = !KEY1; assign LED2 = !KEY2; assign LED3 = !KEY3; assign SEG_EN = 6'b011111; endmodule三个KEY是输入端口,LED与数码管是输出端口。由于这里的数字最大就是3,所以只定义了0到3这四个数字。程序中又一次使用了拼接运算,这是一个在C语言中没有,但在FPGA中使用很多的运算。将三个KEY的值拼接成一个三位的数据,用以判断有几个人按下了按键。而三个LED则直接由KEY取非后控制。板子上有6个数码管,但是只用一个,所以片行选使能被定义为:assign SEG_EN = 6'b011111; 查看一下RTL图,与我们自己手工搭建的要复杂一些。这是由于我们使用的代码并不是最简单的,对于三人表决器门级描述的程序对应到电路图中应该是比较简洁的。了解了程序的基本功能,分配一下管脚。烧写到开发板上,查看结果。没有按下时,LED不亮,数码管显示0当两个按下时,对应的LED灯会亮,数码管显示2当三个都按下时,全部LED点亮,数码管显示3
10次下载
2016-09-21
jinyi7016
74LS294 74LS292分频器
42次下载
2012-12-18
306KB
DM74LS138数据手册(飞兆半导体)
These Schottky-clamped circuits are designed to be used,in high-performance memory-decoding or data-routingapplications, requiring very short propagation delay times.In high-performance memory systems these decoders canbe used to minimize t
74次下载
2011-04-06
73 KB
74LS74中文资料pdf
54/7474双上升沿D触发器(有预置、清除端)简要说明74 为带预置和清除端的两组 D 型触发器,共有 54/7474、54/74H74、54/74S74、54/74LS74 四种线路结构形式,其主要电特性的典
992次下载
2008-03-22
333 bmz1
暂无数据
资料排行榜
- 本周
- 本月
- 总榜
-
1储能电源市场分析
7.99 MB 10次下载 免费
-
2储能电源市场分析报告
2.61 MB 6次下载 免费
-
3磁环电感定制时应该注意什么
0.32 MB 2次下载 免费
-
4labview文档教程资料(一)
24.29 MB 2次下载 免费
-
54.5V 至 17V 输入、8A 同步降压 SWIFT™ 转换器TPS568215OA数据表
1.27MB 1次下载 免费
-
6轻触三功能+常按 SOS 功能手筒LED驱动ICSD3302数据手册
0.60 MB 1次下载 2积分
-
7采用QFN封装且具有2.95V-6V 输入的LMZ30604 4A电源模块数据表
1.86MB 1次下载 免费
-
85V 输入或3.3V 输入,3A 完全集成转换器TPS51313 数据表
1.44MB 1次下载 免费
7天热门专题
换一换
-
74ls153百度百科
1.5w -
RT-Thread操作系统
1.3w -
74ls283百度百科
8598 -
74ls161百度百科
8587 -
用74ls138和74ls20实现全加器电路图
7721 -
74ls08百度百科
7678 -
LabVIEW安装教程
7626 -
74ls138译码器及其应用实验报告
7594 -
四选一数据选择器74ls153真值表
7497 -
用74ls74d触发器构成4位二进制异步加法计数器实验报告
7040
-
74ls00百度百科
6719 -
STM32F407VET6引脚图及功能
6091 -
用74ls138构成时序脉冲分配器实验电路图
5711 -
74ls151实现四人表决器实验报告
5681 -
用74ls138构成时序脉冲分配器实验报告
5591 -
74ls192两位十进制减法计数器电路图
5146 -
74ls92的引脚图与功能表讲解
5113 -
用74ls138芯片设计用三个开关控制一个电灯的逻辑电路
5043 -
简述译码器74ls138各个输出的逻辑函数表达式
5015 -
74ls160的异步清零和同步置数
4782
-
74ls83百度百科
4685 -
74ls76jk触发器引脚图及真值表
4678 -
用74ls138实现一个数据分配器
4591 -
用74ls138和与非门实现全加器
4579 -
BP1048B2数据手册
4523 -
双d触发器74ls74逻辑功能实验中遇到的问题及解决方法
4494 -
74ls54与或非门引脚图及功能表
4330 -
用74ls151实现三人判奇电路
4311 -
74ls138和74ls20三人表决器电路图
4082 -
74ls47n引脚图及功能表介绍
4027
-
用两片74ls148组成16—4线编码器
4019 -
74ls138输入使能端有哪些功能?
3835 -
W25Q256数据手册
3834 -
74ls138和74ls20实现全加器逻辑表达式
3826 -
用74ls00和74ls10实现三人表决器
3786 -
用74ls138构成时序脉冲分配器实验原理
3688 -
利用74ls138和74ls20设计三个开关控制一盏灯电路
3686 -
用74ls138实现全加器实验报告
3663 -
74ls138输出表达式
3644 -
用74ls138和74ls20实现全加器
3611
-
用74ls138实现四输入
3545 -
整流桥的作用和原理图
3529 -
用74ls138实现全加器和全减器
3442 -
用74ls148和与非门实现8421bcd优先编码器
3394 -
利用74ls138和74ls20设计三人表决器
3349 -
用74ls138构成输出信号与输入信号
3316 -
用74ls138设计三路报警电路
3283 -
matlab元件介绍
3213 -
74ls74构成四位二进制减法
3131 -
双jk触发器74ls112逻辑功能测试接线图
3036
相关文章推荐
-
利用74LS138实现逻辑函数式Y的逻辑功能
1.6w -
74ls138应用电路图大全(五款74ls138全加器电路/抢答器电路/三人表决器电路)
10.0w -
74ls151实现三人表决器
18.3w -
74ls20实现的四人表决器
9.4w -
74ls00制作三人表决器电路详解
24.9w -
74LS153实现三人表决电路(4种方式实现3人表决电路)
34.3w -
74ls138中文资料详解
6.1w -
用74ls138设计全加器
14.4w -
74ls138和74ls20设计的三人表决器
9.4w -
74ls138引脚图-74ls138管脚图及功能真值表
17.7w