专题用74ls148和与非门实现8421bcd优先编码器

　74LS148是8 线－3 线优先编码器，共有 54/74148 和 54/74LS148 两种线路结构型式，将 8 条数据线（0－7）进行 3 线（4-2-1）二进制（八进制）优先编码，即对最高位数据线进行译码。利用选通端（EI）和输出选通端（EO）可进行八进制扩展。

基础的电子类资料，电子工程师必备文档，快来学习吧

以前寫論文收集的一些資料，學習單片機、C語言、Proteus的好資料！！！！

以前寫論文收集的一些資料，學習單片機、C語言的好資料！！！！

基础的电子类资料，电子工程师必备文档，快来下载学习吧

54148/741488 线－3 线优先编码器简要说明：148为 8 线－3 线优先编码器，共有 54/74148 和 54/74LS148 两种线路结构型式，其主要电特性的典型值如下：型号 tpd PDCT54148/CT741

电子类的基础手册，很好的资料，工程师必备的资料。

基于8051的Proteus仿真-74LS148扩展中断

本文档的主要内容详细介绍的是使用74LS148设计的抢答器仿真电路免费下载。

74ls148中文资料

单片机C语言程序设计实训100例——基于8051+Proteus仿真:74LS148扩展中断

用Protues中74LS148这一编码器时，由于软件本身的问题，GS端对D0的输入是不响应的，而对于其他的输入端响应式正常的，为了让GS端响应，D0接一反向二极管到GS。这样当D0有输入低时，GS端会被拉低，就和正常情况下的响应是一样的了，由于二级管的隔离，D0的状态不影响GS响应其他输入端有输入的情况。有人说EO端不是也没反应吗，亲EO是和GS相反的，GS加一非门不就可以当EO使了吗？

今天FPGA的同事问我C语言中十进制转8421BCD码是用的什么方法？第一时间我在想除了除10取余还能有什么办法？过了一会儿，突然想起有没有办法从移位上解决这个问题呢？于是乎就看到这个链接。然后就用C语言实现了一下，代码如下（谁有兴趣话看看是取余计算快呢还是下面这种快，测完记得评论一下，谢谢）：#include unsigned int dec_to_bcd(unsigned int dec){unsigned long int i = 0;unsi

verilog编程历程大礼包材料，有兴趣的同学可以下载学习

FPGA学习的好资料，很实用的FPGA教程文档，快来学习吧。

8421BCD码与二进制原码的相互转换。九层妖塔 起于垒土【蓝桥杯】—{模板Template}—{Part7：DS18B20温度传感器}一、基本模板1、`头文件`● 改编自国信长天蓝桥杯官方蓝皮书例程,按照自己的习惯进行了补充和修改【蓝桥杯】—{模块}—{DS1302时钟芯片Part_1}一、基本模板、头文件..写设置时钟函数Set_RTC()写读取时钟函数Read_RTC()读字节函数：写入形参为地址字节，返回值为数据字节。

复习编码器的原理，掌握编码器的设计实现方法，设计实现数字系统设计中常用的8线-3线优先编码器，逐步学会熟练运用MAX+PLUSⅡ或Quartus II软件，熟悉EDA的VHDL程序设计方法、学习掌握组合逻辑电路的VHDL描述方法，进一步掌握应用EDA常用工具进行组合逻辑电路的设计、分析、综合、仿真等的技巧。

00 为四组2 输入端与非门（正逻辑），共有54/7400、54/74H00、54/74S00、54/74LS00四种线路结构形式，其主要电特性的典型值如下：

本文档的主要内容详细介绍的是74LS148扩展中断的仿真电路图免费下载。

四路 2 输入与非门-74LV00A

四路 2 输入与非门-74ALVC00

单 2 输入与非门-74LVC1G00

54/74H01 为集电极开路输出的四组2 输入端与非门（正逻辑），其主要电特性的典型值

本文档的主要内容详细介绍的是74LS03和54LS03输入与非门的数据手册免费下载。

一款Proteus非门仿真供大家参考

本文档的主要内容详细介绍的是74LS148扩展中断的程序和工程文件免费下载。

基于AT89C51单片机74LS148扩展中断Proteus仿真及程序

四路 2 输入与非门-74LV00

双 4 输入与非门-74HC20

8 输入与非门-74LVC30A

双 2 输入与非门-74LVC2G00

四路 2 输入与非门-74ABT00

四路 2 输入与非门-74LV03

双 4 输入与非门-74ABT20

单 3 输入与非门-74LVC1G10

四路 2 输入与非门-74LVC00A

编码器的实现　　H.264视频编码器的实现有多种方法，不过大部分都是进行移植、优化的操作。H.264代码要在DSP的软件平台CCS环境下运行，需要注意几个问题：如配置文件、库文件的改动、数据类型的调整、汇编程序的处理、内存终结模式的调整等。　　H.264编码采用变换和预测的混合编码方法，其原理如图2所示。输入帧或者场Fn以宏块为单位被编码器处理，即将图象分成子图象块，以子图象块作为编码单元。当采用帧内预测编码时，预测值P是由当前片中已编码的参考图象经过运动补偿(MC)后得出的，其中参考图象用F1n-1表示；为了提高预测精度，从而提高压缩比，实际的参考图象可在过去或未来已编码解码重建和滤波的帧中选择。预测值P和当前块相减后，产生一个残差块Dn，经块变换、量化后产生一组量化后的变化系数X，再经过熵编码，与解码所需的一些边信息（如预测模式量化参数、运动矢量等）一起组成一个压缩后的码流，经过NAL供传输和存储用。

当水箱为空时，传感器L1与L2和门D都为低电平，因为门B和A的输出为高。当水位上升，将+12v通过L1短接时，门的输出保持不变。当水位再升高，+12v通过L2短接时，门A的输出变为低．使门D达到高电平。这一动作将门B的输出锁存为低。门B的输出低电平拉低了SSR(固态继电器)，从而启动水泵。同时，门D的高输出电平启动了门控的振荡器，使压电蜂鸣器发声。 当水位降到低于L2时．泵仍保持运转．因为门B和D被锁存。如果水位降至低于传感器Ll，则门B输出变为高，使水泵关机。这一动作使D门成为低电平．从而振荡器停振．关闭压电蜂鸣器。 电路使用了HCF4093B施密特触发器的输入NAND(与非门)门，对慢速信号作方波整形。输入电阻R1的值为560kΩ。 固态继电器可以用背靠背连接的SCR(可控硅整流器)、随机导通，以及承受电机负荷的缓冲电路。选择SSR时．额定电压应为工作电压的两倍，额定电流是电机额定值的5倍～10倍，以承受dV/dt和浪涌电流。此外还应采用小于SSR额定I2t的快恢复保险或半导体保险丝，其中I是电流．t是以秒计算的电流持续时间。对不同额定值的水泵电机要选择相应的SSR。 本电路的平行传感器线L1、L2采用两端剥皮的单股护皮粗规铜线。可以用双向瓷制接头连接传感器线，将其装在一个盒中．置于水箱的顶部。平行的传感器线可在水位低于传感器时，避免线间出现潮湿连接的可能性。电源为悬浮式。 只需对图1电路略加修改，组成图2的电路，就可以完成略微不同的功能。假设你有一个水箱，希望保持某个水位或任何导电液体的液位。传感器L1与12在箱中的安装与图1相同。打开电源，泵就开始向箱中灌注液体。当液位到达L2时，泵关机．直到液位落至L1。当液位低于L1时，泵再次启动向箱中注液，直到液位到达L2。压电蜂鸣器会表示泵正在运转。(520101)

SN54/74LS147和SN54/74LS148是优先级编码器。它们提供输入的优先解码，以确保只对最高阶数据行进行编码。这两个设备都有数据输入和输出，它们在低逻辑电平下处于活动状态。

1.高电平和低电平数字电路中，由TTL电子元器件组成电路使用的电平。电平是个电压范围，规定输出高电平>2.4V,输出低电平=2.0V，输入低电平

编码器模式的实现编码器模式默认使用定时器的通道1和通道2，通道3和通道4不能使用。以下为编码器模式的配置，编码器线数为1024，检测双通道的上升沿。 HAL_TIM_Encoder_Start(&htim5,TIM_CHANNEL_ALL);//编码器模式启动，写ALL为开始该定时器（TIM5）的通道1和通道2（编码器模式可自动计算）。使用编码器模式

1 引言目前,各类伺服驱动器及其应用中广泛采用光栅装置作为速度测量、位置测量的敏感元件。而且,广泛采用两路正交方波的形式,系统的实时性要求极高。因此,对于光栅编码器的信号的细分等主要处理环节,一方面集中考虑提高分辨率的问题,同时,需要考虑实时性的问题。有很多采取纯硬件进行细分的方法,如,电阻链细分,空间细分,锁相倍频,还有两种方法的结合使用等。上述几种方法在实际应用中被广泛采用,特别是电阻链细分,在低倍频的情况下是一种很好的方案。但是在高倍频的情况下,不可避免地出现大量使用比较器的情况,以及比较器死区(滞后区)问题,难以调节。空间细分的方法中,主要解决的问题是切割电平精准的问题,其中的三角波切割三角波的方案有很多优点,可以改变使用过零比较造成的细分误差。但是仍然存在大量使用比较器的问题,调节起来比较繁琐。锁相倍频细分的方法,一方面,成本较前两种高,另一方面,受环境温度的影响比较大,实际的应用中很少采用。高速数字处理器件DSP的应用可以极大地改善系统的实时性,DSP中集成了16路10位A/D转换，同时有丰富的硬件资源，比较器、定时器，和两个专门用于产生PWM波的事件管理器。DSP中丰富的指令集为做除法提供了条件。设DSP（2407a）的时钟频率是40MHZ，除法程序可以在35个指令周期内执行完,两路A/D转换需要29个指令周期，查询数据得细分值需要两个指令周期。共69个指令周期，DSP中程序执行是流水线执行的，一个时钟周期最多可以执行4条指令。则需要不到1.6us就可以得到精确的光栅位移值。对于一般的应用场合，用DSP细分可以足够保证控制器500KHz的频带，和定位的精确性。本文从原理上考虑在DSP中完成细分的方案,使用取绝对值,八卦限理论,利用DSP器件(速度为25纳秒)对信号进行逻辑运算和处理等一整套信号细分方案。2 细分及框图通过软件查询的方式进行细分。从光电编码器输出的两路角位移信号首先进行滤波整型，硬件辨向，提取整周期信号，得到粗位移；同时对两路信号进行A/D转换，通过U函数得到计数脉冲，从而得到卦限值，通过V函数得到精位移的地址信号，查询得到精位移。输入的两路信号分别是x1=2.5*sin(fai)+2.5(v),x2=-2.5*cos(fai)+2.5(v);在DSP中有专门的16路A/D转换电路，因而不用再设计A/D转换电路。A/D转换后得到y1=|2.5*sin(fai)|,y2=|-2.5*cos(fai)|。对其进行卦限计数，A/D转换周期由软件设定，而在硬件电路实现时，必须要考虑卦限信号，控制信号的高度同步，但在实际电路中是很难做到的。如果将该数据与相位之间的对应关系用一张表来描述,就是我们所建立的细分表，放在DSP中的SRAM中，DSP中集成了2K×16的SRAM，足够放置查询表。两者之间并不是一一对应关系。（FAI）(t)=arctanθt∝sinxt/cosxt;U函数取为U=y1*y2*(y2-y1);当U为零时，卦限信号就增加1; ;;;;;;;;;;-------细分程序XIFEN: LDP #0E1h;CLRC SXM ; 抑制符号位扩展LACC RESULT0,10SACH X1 ; 存X1值LACC RESULT1,10 ;SACH X2; 存X2值SETC SXM ;允许符号位扩展LACL R1SIN;SUB #JUNZHI ;(2.5V);ABSSACL Y1 ; 得到y1LACL X2;SUB #JUNZHI(2.5V);ABSSACL Y2 ; 得到y2SUB Y1 ;SACL Y ; 得到Y=y2-y1值,保存 ;用dsp中计数器T4记卦限BCND ss,NEQLacl y1BCND ss,NEQLacl y2BCND ss,NEQ ;若U＝0，卦限计数器计数set t4clkin ; 为计数器提供脉冲ss： LACL yBCND DEVISION,GEQ ; 判断卦限，y2>=y1 时，直接y1/y2;否则y2/y1，除数变被除数JIAOHUAN： LACC y1 ; y1和y2交换SACL TEMP_AD ;LACL y2 ;SACL y1 ;LACC TEMP_AD ;SACL y2 ; y2/y1 ; 毫秒为Q8格式DEVISION LACC R1SIN ，6;;;；取分子并左移6位；RPT ＃15 ; 后面的指令执行15＋1次。SUBC R2COS ;16 CYCLE DIVIDED LOOP; .ACC中的数据减去Demon 减10次，直到被减数小于0SACL QUOT ; 得到商SACH REMAIN ; 得到余数LACC REMAIN; 取余数后再除RPT ＃13 ; 后面的指令执行14次。SUBC DENOM;AND QUOT;; SACL QUOT ;；；保存商。得到十位地址信号。用此信号得到RAM中对应地址细分值保存在DSP的sram中）ADD #0800h ;SRAM 初始地址为＃0800H（SAL XIFEN_ADR ;LACC ＃XIFEN_ADRADD #0800h ;SRAM 初始地址为＃0800HSAL XIFEN_ADR ;LACL Y ;Y2>=Y1 ;BCND yy2 ,GEQLACL #05h ；设编码最小栅格为40秒，一个卦限为5秒。SUB #XIFEN_ADRB YYYY2: LACC ＃XIFEN_ADRYY: Ldp #0eah ;LT t4cnt ；卦限值MPY #05h ; 一个卦限相差5秒，APAC 得到精确细分值根据得到的细分值与整周期值相加就可以得到对应的光栅编码信号。当速度特别慢时，用软件判卦限会出现重复计数。也就是一个细分周期里，电机转动的位移小于20/1024秒，如下图。卦限函数使得卦限增1，产生错误。我们要舍弃这个计数。 为了解决这个问题，我们把软件的判卦限程序改以下：用一个flaggx标志来表示卦限信号是否刚记过。刚刚记过，就舍弃掉。3 软件辨向 要精确的控制电机，就必须精确判断当电机转动出现来回摆动时的方向。对硬件辨向只能做到在整周期计数时知道电机的转动方向，当在一个整周期内方向改变时，硬件辨向就不能及时的传递方向信息。我们根据判方向的规则，在软件中完成辨向，在1，2，7，8卦限，x2小于等于2.5v时为顺时针转动，大于2.5v为逆时针转动;在3，4，5，6卦限，x2大于2.5v时为顺时针转动， 小于等于2.5v为逆时针转动;程序流程：direction=1,表示顺时针，为0是逆时针；若做到1024细分, 分八个卦限，每个卦限有256个细分值。在DSP中只需要256×16个单元存储细分值即可。细分码如下：在DSP中有细分码地址码卦限地址A/D转换得到的地址000，0000，0000000 300，0000，0000～00，0000，0010000，0000，0001000 600，0000，0011～0000，0010～101000，0000，0010。 91001000，0000，0011。131101000，0000，0100。1610000000，0000，0101191000，0000，011022　000，0000，011125　000，0000，100128　000，0000，1010.....31　000，0000，101135　000，0000，110038　000，0000，110141　000，0000，111044　000，0000，111147　000，0001，000050　000，0001，000153　000，0001，001057　　60　　63　　66　　69　000，0110，1111366　000，0111，0000370　000，0111，0001373　000，0111，0010377　000，0111，0011381　000，0111，0100384　000，0111，0101388　000，0111，0110391　000，0111，0111395　000，0111，1000399　000，0111，1001402　000，0111，1010406　000，0111，1011410　000，0111，1100413　000，0111，1101417　000，0111，1110420　000，0111，1111424　000，1000，0000　　......　　000，1111，1000(248)945　000，1111，1001981　000，1111，1010987　000，1111，1011993　000，1111，1100999　000，1111，11011005　000，1111，11101012　000，1111，1111101800001，0000，0000102411，1111，1111～11，1111，1

HD74LS00P集成与非门的线性放大性能研究摘要:依据电压传输特性曲线,分析了HD74LS00P集成与非门的线性放大性能,并对由HD74LS00P集成与非门组成的2种线性放大器进行

1、组合逻辑基础之优先编码器设计组合逻辑基础在之前的文章中已经介绍过了安路EG4S20 FPGA开发板以及TD工具的使用，从这篇文章开始，我们将介绍和分享一系列的基础实例，期望能帮助大家逐步走近FPGA。数字逻辑电路分为组合逻辑电路和时序逻辑电路，组合逻辑电路的输出仅取决于当前的输入，其逻辑功能的实现不需要时钟的参与，因此弄清楚组合逻辑电路的输入输出关系尤为重要。这次的文章将通过几个基础的实例介绍FPGA开发板上组合逻辑电路的实现，这些实例包括在数字逻辑设计课程中所熟知的部分中规模集成电路：优先编码器、多路复用器以及加法器，最后还将介绍算术逻辑单元ALU的实现。优先编码器实验原理在数字系统中，有时候需要将输入的数据信息变换为某种特定的编码输出，编码器便是实现这一编码功能的逻辑电路。编码器的逻辑功能是将输入的高低电平信号转换为二进制编码输出，通常是将多比特的输入数据转换为少比特的二进制编码输出。而另一个常用的组合逻辑电路有译码的功能，即译码器，其逻辑功能是编码的逆过程，通常是将少比特的输入编码翻译为多比特的数据信息输出。由于两者的实现方式非常类似，这里仅以编码器中的优先编码器为例介绍一下其在FPGA开发板上的实现过程。原作者：硬木课堂语雀

双 2 输入与非门-74LVC2G00_Q100

四路 2 输入与非门-74HC_HCT00

低功耗 2 输入与非门-74AXP1G00

低功耗 2 输入与非门（漏极开路）-74AUP1G38

低功耗 3 输入与非门-74AXP1G10

8 输入与非门-74AHC_AHCT30

双 2 输入与非门-74HC_HCT2G00

四路 2 输入与非门；开漏输出-74HC_HCT03_Q100

四路 2 输入与非门-74ALVC00_Q100

双 4 输入与非门-74HC20_Q100

低功耗双路 2 输入与非门；漏极开路-74AUP2G38

2输入与非门；漏极开路-74LVC1G38_Q100

低功耗双 2 输入与非门-74AUP2G00

本帖最后由 gk320830 于 2015-3-9 15:46 编辑

本文档的主要内容详细介绍的是74LS00和54LS00 LSTTL型四组2输入端与非门（正逻辑）的详细资料免费下载。

双 2 输入与非门-74AHC_AHCT2G00

单 2 输入与非门-74LVC1G00_Q100

单 3 输入与非门-74LVC1G10_Q100

低功耗双 2 输入与非门-74AUP2G00_Q100

四路 2 输入与非门-74LVC00A_Q100

四路 2 输入与非门；开漏输出-74HC_HCT03

8 输入与非门-74HC_HCT30_Q100

低功耗 2 输入与非门-74AUP1G00

2 输入与非门-74AHC_AHCT1G00_Q100

这个旋钮程序是用简单的I/O口持续读取状态检测的，通过读取的值比较，得出是左旋或者右旋，然后通过定时器记录同一方向旋钮的时间确定是转的快或慢。int dial_scan_buffer[80];int dial_old_data=0;int dial_new_data=0;int dial_scan_buffer_pointer = 0;int dial_scan_buffer_p...

双 2 输入与非门-74HC_HCT2G00_Q100

三路 3 输入与非门-74LVC10A

双 2 输入与非门-74AHC_AHCT2G00_Q100

2 输入单电源转换与非门-74LV1T00

四路 2 输入与非门-74HC_HCT00_Q100

8 输入与非门-74HC_HCT30

2 输入与非门-74HC_HCT1G00

2输入与非门；漏极开路-74LVC1G38

2 输入与非门-74AHC_AHCT1G00

四路 2 输入与非门-74AHC_AHCT00_Q100

四路 2 输入与非门-74AHC_AHCT00

8 输入与非门-74AHC_AHCT30_Q100

三路 3 输入与非门-74HC_HCT10_Q100

三路 3 输入与非门-74HC_HCT10

2 输入与非门-74HC_HCT1G00_Q100

低功耗 2 输入与非门-74AUP1G00_Q100

双 2 输入与非门；漏极开路-74LVC2G38

74ls详细资料

These triple gates are monolithic complementary MOS(CMOS) integrated circuits constructed with N- and Pchannelenhancement mode transistors. They have equalsource and sink current capabilities and conform to standardB ser

电子类手册，很好的资料，设计师的必备资料。

7400 TTL 2输入端四与非门:

The CD4001BC and CD4011BC quad gates are monolithiccomplementary MOS (CMOS) integrated circuits constructedwith N- and P-channel enhancement mode transistors.They have equal source and sink currentcapabilities and confor