专题用74ls138设计三路报警电路
资料下载
74LS138数据手册
310次下载
2013-06-19
xgwan
如何对74LS138译码进行实验
51单片机:74LS138译码实验一、实验内容通过单片机P1.2P1.0控制74LS138译码器的使能及译码输入端口,控制其译码输出端口(Y7Y0)。(74LS138译码单元C、B、A分别连接P1.2、P1.1、P1.0。)把译码输出端口Y7Y0连接到L7L0八位LED电平指示输入端口,验证74LS138的逻辑译码功能。二、仿真图三、代码C语言实现:在这里插入代码片```#include #include void
62次下载
2021-07-14
denxinan
74ls138引脚图-74ls138管脚图及功能真值表
65次下载
2015-06-08
60KB
74LS138/54LS138 pdf datasheet
54LS138/DM54LS138/DM74LS138,54LS139/DM54LS139/DM74LS139Decoders/DemultiplexersGeneral DescriptionThese Schottky-clamped circuits are designed to be used inhigh-performance memory-decoding or data-routing applications,
100次下载
2008-08-06
133 腻害
74LS138译码器应用
154次下载
2013-08-08
44KB 450533865
74ls138二进制译码器
74LS138的逻辑功能
三个译码输入端(又称地址输入端)A2、A1、A0,八个译码输出端 ,以及三个控制端(又称使能端) 、 、 。
、 , 是译码器的控制输入端,当
0次下载
2010-08-26
490 mlr87
74ls138中文资料免费下载
74LS138为3线-8线译码器,共有54/74S138和54/74LS138两种线路结构型式,其74LS138工作原理如下:
当一个选通端(G1)为高电平,另两个选通端(/(G2A)和/(G2B))为低电平时,可将地址端(A、B、C)的二进制编码在一个对应的输出端以低电平译出。
49次下载
2017-10-31
0.04 MB Goodtimes
51单片机:74LS138译码实验
51单片机:74LS138译码实验一、实验内容通过单片机P1.2P1.0控制74LS138译码器的使能及译码输入端口,控制其译码输出端口(Y7Y0)。(74LS138译码单元C、B、A分别连接P1.2、P1.1、P1.0。)把译码输出端口Y7Y0连接到L7L0八位LED电平指示输入端口,验证74LS138的逻辑译码功能。二、仿真图三、代码C语言实现:在这里插入代码片```#include <reg52.h>#include <intrins.h&
28次下载
2021-11-12
0.16 MB 王的男人
74LS138与74LS161组成流水灯数电课程设计
81次下载
2013-07-26
621KB write_data
74LS138与74LS161组成流水灯数电课程设计
223次下载
2013-04-29
620KB
74LS138 有些图片看不到,在附件中
74ls138引脚图 74HC138管脚图:74LS138 为3 线-8 线译码器,共有 54/74S138和 54/74LS138 两种线路结构型式,其工作原理如下: 当一个选通端(G1)为高电平,另两个选通端(/(G2A)和/(G2B))为低电平时,可将地址端(A、B、C)的二进制编码在一个对应的输出端以低电平译出。 利用 G1、/(G2A)和/(G2B)可级联扩展成 24 线译码器;若外接一个反相器还可级联扩展成 32 线译码器。 若将选通端中的一个作为数据输入端时,74LS138还可作数据分配器用与非门组成的3线-8线译码器74LS1383线-8线译码器74LS138的功能表无论从逻辑图还是功能表我们都可以看到74LS138的八个输出引脚,任何时刻要么全为高电平1—芯片处于不工作状态,要么只有一个为低电平0,其余7个输出引脚全为高电平1。如果出现两个输出引脚同时为0的情况,说明该芯片已经损坏。当附加控制门的输出为高电平(S=1)时,可由逻辑图写出由上式可以看出,同时又是这三个变量的全部最小项的译码输出,所以也把这种译码器叫做最小项译码器。71LS138有三个附加的控制端、和。当、时,输出为高电平(S=1),译码器处于工作状态。否则,译码器被禁止,所有的输出端被封锁在高电平,如表3.3.5所示。这三个控制端也叫做“片选”输入端,利用片选的作用可以将多篇连接起来以扩展译码器的功能。带控制输入端的译码器又是一个完整的数据分配器。在图3.3.8电路中如果把作 为“数据”输入端(同时),而将作为“地址”输入端,那么从送来的数据只能通过所指定的一根输出线送出去。这就不难理解为什么把叫做地址输入了。例如 当=101时,门的输入端除了接至输出端的一个以外全是高电平,因此的数据以反码的形式从输出,而不会被送到其他任何一个输出端上。【例3.3.2】 试用两片3线-8线译码器74LS138组成4线-16线译码器,将输入的4位二进制代码译成16个独立的低电平信号。解:由图3.3.8可见,74LS138仅有3个地址输入端。如果想对4位二进制代码,只能利用一个附加控制端(当中的一个)作为第四个地址输入端。取第(1)片74LS138的和作为它的第四个地址输入端(同时令),取第(2)片的作为它的第四个地址输入端(同时令),取两片的、、,并将第(1)片的和接至,将第(2)片的接至,如图3.3.9所示,于是得到两片74LS138的输出分别为图3.3.9 用两片74LS138接成的4线-16线译码器式(3.3.8)表明时第(1)片74LS138工作而第(2)片74LS138禁 止,将的0000~0111这8个代码译成8个低电平信号。而式(3.3.9)表明时,第(2)片74LS138工作,第(1)片74LS138禁止,将 的1000~1111这8个代码译成8个低电平信号。这样就用两个3线-8线译码器扩展成一个4线-16线的译码器了。同理,也可一用两个带控制端的4线-16线译码器接成一个5线-32线译码器。例2. 74LS138 3-8译码器的各输入端的连接情况及第六脚()输入信号A的波形如下图所示。试画出八个输出引脚的波形。解:由74LS138的功能表知,当(A为低电平段)译码器不工作,8个输出引脚全为高电平,当(A为高电平段)译码器处于工作状态。因所以其余7个引脚输出全为高电平,因此可知,在输入信号A的作用下,8个输出引脚的波形如下:即与A反相;其余各引脚的输出恒等于1(高电平)与A的波形无关。2.译码器译码器是组合电路的一部分。所谓译码,就是把代码的特定含义“翻译”出来的过程,而实现译码操作的电路称为译码器。译码器分成三类:(1)二进制译码器:如中规模2-4线译码器74LS139,3-8线译码器74LS138等。(2)二-十进制译码器:实现各种代码之间的转换,如BCD码-十进制译码器74LS145等。(3)显示译码器:用来驱动各种数字显示器,如共阴数码管译码驱动74LS48(或74LS248)共阳数码管译码驱动74LS47(或74LS247)等。2.译码器实验(1)将二进制2-4线译码器74LS139插入IC空插座中,管脚排列图见图13。输入端G、A、B接逻辑开关,输出端Y0、Y1、Y2、Y3 接LED发光二极管,接通电源,按表5输入各逻辑电平,观察输出结果并填入表4.6中。图13 74LS139管脚排列图 图14 74LS138管脚排列图表5 74LS139 2-4线译码器功能表输入输出GBAY0Y1Y2Y31 0 0 0 0x 0 0 1 1x 0 1 0 1注: 表中×为状态随意表6 74LS138 3线-8线译码器功能表输入输出使能选择Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7G1 G2C B Ax 1 0 x 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0x x x x x x 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1注:G2 = G2A + G2B ,表中×为状态随意 将74LS138集成片插入IC空插座中,输入端G1、G2A、G2B、A、B、C接逻辑开关,输出端Y0 ~ Y7接LED发光二极管,接通电源,按表6输入各逻辑电平,观察输出结果并填入表6中。使能端信号G1、G2A、G2B满足表6条件时,译码器选通。译码器扩展,用74LS139双2-4线译码器可接成3-8线译码器。用74LS138两片3-8线译码器可组成4-16线译码器。图15 74LS145管脚排列图 (2)将BDC码-十进制译码器74LS145插入IC插座中,管脚排列图见图15,输入端A、B、C、D接8421码拨码开关,输出端“0~9”接LED发光二极管。接通电源,拨动拨码开关,观察输出LED发光二极管是否和拨码开关所指示的十进制数字一致。(3)将译码驱动器74LS48(或74LS248)和共阴极数码管LC5011-11(547R)插入IC空插座中,按图16接线。接通电源后,观察数码管显示结果是否和拨码开关指示数据一致。如无8421码拨码开关,可用四位逻辑开关(即普通拨动开关)代替。图16 译码显示电路图 四、注意事项插入或拔取集成片时须切断电源,不能带电操作。译码器原理及常用译码器简介一. 译码器 译码器的功能是对具有特定含义的输入代码进行"翻译",将其转换成相应的输出信号。 译码器的种类很多,常见的有二进制译码器、二-十进制译码器和数字显示译码器。1.二进制译码器(1) 定义二进制译码器:能将n个输入变量变换成2n个输出函数,且输出函数与输入变量构成的最小项具有对应关系的一种多输出组合逻辑电路。(2) 特点● 二进制译码器一般具有n个输入端、2n个输出端和一个(或多个)使能输入端。● 在使能输入端为有效电平时,对应每一组输入代码,仅一个输出端为有效电平,其余输出端为无效电平(与有效电平相反)。● 有效电平可以是高电平(称为高电平译码),也可以是低电平(称为低电平译码)。(3) 典型芯片 常见的MSI二进制译码器有2-4线(2输入4输出)译码器、3-8线(3输入8输出)译码器和4-16线(4输入16输出)译码器等。图7.7(a)、(b)所示分别是T4138型3-8线译码器的管脚排列图和逻辑符号。图7.7 T4138译码器的管脚排列图和逻辑符 图中,A2、A1、A0 ------ 输入端; Y0,Y1,Y2,Y3,Y4,Y5,Y6,Y7------- 输出端; S1,S2,S3 -------- 使能端,作用是禁止或选通译码器。 该译码器真值表如表7.1所示。表7.1 T4138译码器真值表 由真值表可知,当s1=1,s2+s3=0 时,无论A2、A1和A0取何值,输出Y0 、…、Y7中有且仅有一个为0(低电平有效),其余都是1。? 2 .二-十进制译码器二-十进制译码器的功能:将4位BCD码的10组代码翻译成10个十进制数字符号对应的输出信号。例如,常用芯片T331是一个将8421码转换成十进制数字的译码器,其输入A3~A0为8421码,输出Y0~Y9分别代表十进制数字0~9。该译码器的输出为低电平有效。其次,对于8421码中不允许出现的6个非法码(1010~1111),译码器输出端Y0~Y9均无低电平信号产生,即译码器对这6个非法码拒绝翻译。这种译码器的优点是当输入端出现非法码时,电路不会产生错误译码。(该译码器的逻辑电路图和真值表见教材中有关部分)? 3. 数字显示译码器 数字显示译码器是不同于上述译码器的另一种译码器。在数字系统中,通常需要将数字量直观地显示出来,一方面供人们直接读取处理结果,另一方面用以监视数字系统工作情况。 因此,数字显示电路是许多数字设备不可缺少的部分。数字显示译码器是驱动显示器件(如荧光数码管、液晶数码管等)的核心部件,它可以将输入代码转换成相应数字,并在数码管上显示出来。 常用的数码管由七段或八段构成字形,与其相对应的有七段数字显示译码器和八段数字显示译码器。例如,中规模集成电路74LS47,是一种常用的七段显示译 码器,该电路的输出为低电平有效,即输出为0时,对应字段点亮;输出为1时对应字段熄灭。该译码器能够驱动七段显示器显示0~15共16个数字的字形。输 入A3、A2、A1和A0接收4位二进制码,输出Qa、Qb、Qc、Qd、Qe、Qf和Qg分别驱动七段显示器的a、b、c、d、e、f和g段。(74LS47逻辑图和真值表可参见教材中有关部分。) 七段译码显示原理图如图7.8(a)所示,图7.8(b)给出了七段显示笔画与0~15共16个数字的对应关系。? 图7.8 七段译码显示原理及笔画与数字关系 4.译码器应用举例 译码器在数字系统中的应用非常广泛,它的典型用途是实现存储器的地址译码、控制器中的指令译码、代码翻译、显示译码等。除此之外,还可用译码器实现各种组合逻辑功能。下面 举例说明在逻辑设计中的应用。?例1 用3-8线译码器T4138和适当的与非门实现全减器的功能。 解 全减器:能实现对被减数、减数及来自相邻低位的借位进行减法运算,产生相减得到的差及向高位借位的逻辑电路。令: 被减数用Ai表示、减数用Bi表示、来自低位的借位用Gi-1表示、差用Di表示、向相邻高位的借位用Gi表示。可得到全减器的真值表如表7.2所示。 表7.2 全减器真值表 输入S1S2+S3A2A1A0输出Y0Y1Y2Y3Y4Y5Y6Y7100 00100 01100 10100 11101 00101 01101 10101 110dd ddd1d dd01111111101111111101111111101111111101111111101111111101111111101111111111111111 输入输出输入输出AiBiGi-1DiGiAiBiGi-1DiGi0000010010001111010001011110000110111111 由表7.2可写出差数Di和借位Gi的逻辑表达式为?? ?? ?? 用译码器T4138和与非门实现全减器功能时,只需将全减器的输入变量Ai Bi Gi-1分别与译码器的输入A2、A1、A0相连接,译码器使能输入端S1S2S3接固定工作电平,便可在译码器输出端得到3个变量的8个最小项的"非"。根据全减器的输出函数表达式,将相应最小项的"非"送至与非门输入端,便可实现全减器的功能。逻辑电路图如图7.9所示。 ? 图7.9 逻辑电路图 例2 用译码器和与非门实现逻辑函数?? ?F(A,B,C,D)=∑m(2,4,6,8,10,12,14)?? 解 给定的逻辑函数有4个逻辑变量,显然可采用上例类似的方法用一个4-16线的译码器和与非门实现。 此外,也可以充分利用译码器的使能输入端,用3-8线译码器实现4变量逻辑函数。用3-8线译码器实现4变量逻辑函数的方法:用译码器的一个使能端作为变量输入端,将两个3-8线译码器扩展成4-16线译码器。用两片T4138实现给定函数时,可首先将给定函数变换为 然后,将逻辑变量B、C、D分别接至片Ⅰ和片Ⅱ的输入端A2、A1、A0,逻辑变量A接至片Ⅰ的使能端和片Ⅱ的使能端S1。这样,当输入变量A=0时,片Ⅰ工作,片Ⅱ 禁止,由片Ⅰ产生m0~m7 ;当A=1时,片Ⅱ工作,片Ⅰ禁止,由片Ⅱ产生m8~m15。将译码器输出中与函数相关的项进行"与非"运算,即可实现给定函数F的功能。逻辑电路图如图7.10所示。 ?图7.10 逻辑电路图
29次下载
2011-05-18
inghosthell111
单片机74LS138扩展中断的相关资料推荐
单片机74LS138扩展中断硬件连接:代码:#include #include #define uchar unsigned char#define uint unsigned int***it LED = P1^0;void EX_INT0() interrupt 0{uchar bi = P2 & 0x07;P0 = _cror_(0x7f,bi);}void main(){uint i;
0次下载
2022-01-06
哼小曲
74LS138译码器的Multisim仿真实例电路图免费下载
本文档的主要内容详细介绍的是74LS138译码器的Multisim仿真实例电路图免费下载。
183次下载
2020-09-04
0.07 MB Wildesbeast
51单片机-流水灯(74LS138、74HC154)
#include<reg51.h>#define uchar unsigned char#define uint unsigned intsbit EXT0_interrupt = P3^2;sbit EXT1_interrupt = P3^3;void _74HC154();void _74LS138();//延时函数 i=1时,大约延时10usvoid delay(uint ms){ uchar i; while(ms--) for(i=0;i<
15次下载
2021-11-21
0.23 MB leexiuhua
使用74LS138和74LS151数据选择器在非扩展状态下进行多变量函数运算的功能
在数字电路中,常用的中等规模集成二进制译码器种类很多,为了便于扩展译码器的输入变量,集成译码器常带有若干个选通控制端(使能端或控制端)。本文在非扩展状态下,研究了充分利用74LS138和74LS151的特点实现多变量函数的运算功能,明显削弱了电路的复杂性,有效地降低了生产成本。
49次下载
2017-11-30
1.20 MB maye2900
基于89c51的74ls138模块的四位数码管动态显示
基于89c51的74ls138模块的四位数码管动态显示简介 本人的开发板上只有八位数码管,因此是将p2口的三位接在138的输入上,输出口的前四位接在八位数码管的位选段上以实现四位数码管的显示。 动态数码管的显示原理是利用余辉效应,又被称作视觉暂留效应。(人眼在观察景物时,光信号传入大脑神经,需经过一段短暂的时间,光的作用结束后,视觉形象并不立即消失,这种残留的视觉称“后像”,视觉的...
34次下载
2021-11-24
0.12 MB wanen001
基于AT89C51单片机74LS138译码器应用Proteus仿真及程序
基于AT89C51单片机74LS138译码器应用Proteus仿真及程序
1次下载
2023-05-04
0.87 MB 好纠结哦
SN54LS138,SN54S138,SN74LS138,S
These Schottky-clamped TTL MSI circuits are designed to be used in high-performance memory decoding or data-routing applications requiring very short propagation delay times. In high-performance memory systems, these decoders can be use
8次下载
2010-08-12
896 wowhao
自制实验室用三路电源资料分享
附图为三路电源供给电路。降压电源变压器将220V交流电源降低至18V-O-18V后用全波整流电桥BR1整流,C1、C2、C3、C7和C8滤波,然后用稳压器IC1~IC5分别稳压。稳压器IC1(LM317)输出可变电压1.25V~20V;IC2和IC4分别输出稳定的+12V和-12V。IC2的输出还连接至稳压器IC3,输出固定的+5V。同样,IC4的输出还连接至稳压器IC5,输出固定的-5V。电容C4~C6和C9~c11分别滤除正负电源供给电路中的纹波。LED1和LED2分别指示+5V和-5V可用。 开关S2、S3和S4在三路电源供给中任何一路电源不用时可以单独关断该路电源.以减少不必要的电力消耗,并增加电源的使用寿命和可靠性。为确保最大输出,别忘记稳压器要使用散热器。 三端稳压器可以说是一种无损芯片.这些芯片内部都有保护电路,包括热关闭保护。即使在输出过载或短路的情况下,其内部的过载保护电路也会限制输出电流.并将输出电压慢慢降低至零。同样,由于负载过大或发热过量,其内部的热关闭电路也会将输出电流和电压逐步地减少至零。因此电路系统具有完全的保护功能。
1次下载
2021-05-11
zmyecho
三路AD同步采集系统
请教论坛大神,三路16位AD同步采集,用SPI把数据串行传送给FPGA,然后在FPGA内部 同步锁存再送给FIFO缓存,然后并行送出。请问,同步锁存怎么实现,然后需要设计怎样的FIFO,谢谢解惑!
6次下载
2014-12-04
杨宝平
使用单片机实现74LS138选通8位LED数码管动态显示的仿真文件免费下载
本文档的主要内容详细介绍的是使用单片机实现74LS138选通8位LED数码管动态显示的仿真文件免费下载。
25次下载
2021-03-22
0.05 MB Wildesbeast
DM74LS138数据手册(飞兆半导体)
These Schottky-clamped circuits are designed to be used,in high-performance memory-decoding or data-routingapplications, requiring very short propagation delay times.In high-performance memory systems these decoders canbe used to minimize t
74次下载
2011-04-06
73 KB
STM32+MCP2515多路CAN总线通信电路板(三路、四路、五路)精选资料分享
基于STM32的多路CAN总线通信软件程序和硬件设计STM32F407自带两路CAN,按照客户要求,需要定制一款5路CAN的电路板,选择三片MCP2515另外扩展出三路CAN通信电路,实测五路CAN总线通信稳定可靠。在调试的过程中,发现MCP2515在高速率通信时会产生CAN数据帧多发重发现象,后来找到MCP2515的勘误手册(勘误手册可自行下载),确实存在这个问题 ...
60次下载
2021-08-20
keith3000
基于89c51的74ls138模块的四位数码管动态显示简介
基于89c51的74ls138模块的四位数码管动态显示简介本人的开发板上只有八位数码管,因此是将p2口的三位接在138的输入上,输出口的前四位接在八位数码管的位选段上以实现四位数码管的显示。动态数码管的显示原理是利用余辉效应,又被称作视觉暂留效应。(人眼在观察景物时,光信号传入大脑神经,需经过一段短暂的时间,光的作用结束后,视觉形象并不立即消失,这种残留的视觉称“后像”,视觉的...
17次下载
2021-12-07
h1654155957.9185
74LS273是什么
74LS273是8位数据/地址锁存器,它是一种带清除功能的8D触发器 , D0~D7为数据输入端,Q0~Q7为数据输出端,正脉冲触发,低电平清除,常用作数据锁存器,地址锁存器。(1)1脚是复位/MR,低电平有效,当1脚是低电平时,输出脚2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)全部输出0,即全部复位。(2...
16次下载
2021-07-29
笔画张
74LS688/74LS682/74LS684/74LS68
74LS688/74LS682/74LS684/74LS685/74LS687 pdf datasheet
42次下载
2008-08-06
333 EvilFish
74HC138的使用的方法
蓝桥杯单片机设计与开发(1)蓝桥杯单片机组比赛采用的是国信长天CT107D开发板,处理器采用的是STC15F2K60S,今天我向大家介绍的是怎样 建立多文件多文件工程 以及 74HC138 的使用的方法。对文件工程的创建方法:(1)多文件创建有两个要点:1.以.h开头文件的包括;2…c文件的添加(2)1.首先创建文件夹“点亮LED”,并且在文件夹内创建者三个文件夹用来存储工程文件,....
2次下载
2021-11-30
啦啦啦啦啦啦啦l
如何去实现一种基于单片机的倒车三路雷达控制报警系统设计
百度网盘下载地址(985):点击下载摘 要随着人们倒车安全意识不断提高,倒车雷达系统逐渐的完善,并得到了快速的发展。同时在人们的生活中随处可见,一般没量机动车上都有安装有倒车雷达系统。本文主要为提高倒车雷达系统性能,本设计以单片机为核心,以多路雷达传感器采集多方位的数据进行无死角探测,并通过声光报警作为倒车障碍物检测警示。该系统的外围电路包含前端四路雷达检测电路、晶振电路、主控电路、复位电路、电源电路以及声光报警电路。根据各电路特点及系统要求编写了系统程序。最后,以系统原有电路和程序作为基...
0次下载
2022-02-25
jackhui
三态门74LS244和锁存器74LS273相关资料推荐
转载请务必保留本文链接接口电路的基本构成CPU通过接口与外部设备的连接示意图如下:负责把信息从外部设备传入 CPU 的接口(端口)叫做输入接口(端口),而将信息从 CPU 输出到外部设备的接口(端口)叫做输出接口(端口)。1)在输入数据时,由于外部设备处理的时间一般比 CPU 要长的多,不可能让 CPU 一直等外设传完数据再工作吧。...
0次下载
2021-12-07
c88348535
基于三路输入的理想二极管PowerPath电路DC839A
演示电路DC839A是一款基于三路输入的理想二极管PowerPath电路,采用LTC4413双通道理想二极管控制器和双集成MOSFET。该电路允许3个源中的一个成为主要电源。在某些情况下,在任何给定时间都可以在所有电源之间进行电流共享
10次下载
2019-04-24
Tutut
74HC138与74HC573的相关资料分享
74HC138:三八译码器 74HC138是一款高速CMOS器件,74HC138引脚兼容低功耗肖特基TTL(LSTTL)系列。74HC138译码器可接受3位二进制加权地址输入(A0, A1和A2),并当使能时,提供8个互斥的低有效输出(Y0至Y7)。74HC138特有3个使能输入端:两个低有效(E1和E2)和一个高有效(E3)。除非E1和E2置低且E3置高,否则74HC138将保持所有输...
7次下载
2021-12-07
名士流
74LS 电路系列名称解释
74LS 电路系列名称解释 74ls00 2输入四与非门 74ls01 2输入四与非门 (oc) 74ls02 2输入四或非门 74ls03 2输入四与非门 (oc) 74ls04 六倒相器 74ls05 六倒相器(oc) 74ls06 六高压输出反相缓冲器/驱动器(oc,30v) 74ls07 六高压输出缓冲器/驱动器(oc,30v) 74ls08 2输入四与门 74ls09 2输入四与门(oc) 74ls10 3输入三与非门 74ls11 3输入三与门 74ls12 3输入三与非门 (oc) 74ls13 4输入双与非门 (斯密特触发) 74ls14 六倒相器(斯密特触发) 74ls15 3输入三与门 (oc) 74ls16 六高压输出反相缓冲器/驱动器(oc,15v) 74ls17 六高压输出缓冲器/驱动器(oc,15v) 74ls18 4输入双与非门 (斯密特触发) 74ls19 六倒相器(斯密特触发) 74ls20 4输入双与非门 74ls21 4输入双与门 74ls22 4输入双与非门(oc) 74ls23 双可扩展的输入或非门 74ls24 2输入四与非门(斯密特触发) 74ls25 4输入双或非门(有选通) 74ls26 2输入四高电平接口与非缓冲器(oc,15v) 74ls27 3输入三或非门 74ls28 2输入四或非缓冲器 74ls30 8输入与非门 74ls31 延迟电路 74ls32 2输入四或门 74ls33 2输入四或非缓冲器(集电极开路输出) 74ls34 六缓冲器 74ls35 六缓冲器(oc) 74ls36 2输入四或非门(有选通) 74ls37 2输入四与非缓冲器 74ls38 2输入四或非缓冲器(集电极开路输出) 74ls39 2输入四或非缓冲器(集电极开路输出) 74ls40 4输入双与非缓冲器 74ls41 bcd-十进制计数器 74ls87 四位二进制原码/反码/oi单元 74ls89 64位读/写存储器 74ls90 十进制计数器 74ls91 八位移位寄存器 74ls92 12分频计数器(2分频和6分频) 74ls93 4位二进制计数器 74ls94 4位移位寄存器(异步) 74ls95 4位移位寄存器(并行io) 74ls96 5位移位寄存器 74ls97 六位同步二进制比率乘法器 74ls100 八位双稳锁存器 74ls103 负沿触发双j-k主从触发器(带清除端) 74ls106 负沿触发双j-k主从触发器(带预置,清除,时钟) 74ls107 双j-k主从触发器(带清除端) 74ls108 双j-k主从触发器(带预置,清除,时钟) 74ls109 双j-k触发器(带置位,清除,正触发) 74ls110 与门输入j-k主从触发器(带锁定) 74ls111 双j-k主从触发器(带数据锁定) 74ls112 负沿触发双j-k触发器(带预置端和清除端) 74ls113 负沿触发双j-k触发器(带预置端) 74ls114 双j-k触发器(带预置端,共清除端和时钟端) 74ls116 双四位锁存器 74ls120 双脉冲同步器/驱动器 74ls121 单稳态触发器(施密特触发) 74ls122 可再触发单稳态多谐振荡器(带清除端) 74ls123 可再触发双单稳多谐振荡器 74ls125 四总线缓冲门(三态输出) 74ls126 四总线缓冲门(三态输出) 74ls128 2输入四或非线驱动器 74ls131 3-8译码器 74ls132 2输入四与非门(斯密特触发) 74ls133 13输入端与非门 74ls134 12输入端与门(三态输出) 74ls135 四异或/异或非门 74ls136 2输入四异或门(oc) 74ls137 八选1锁存译码器/多路转换器 74ls138 3-8线译码器/多路转换器 74ls139 双2-4线译码器/多路转换器 74ls140 双4输入与非线驱动器 74ls141 bcd-十进制译码器/驱动器 74ls142 计数器/锁存器/译码器/驱动器 74ls196 可预置计数器/锁存器 74ls197 可预置计数器/锁存器(二进制) 74ls198 八位双向移位寄存器 74ls199 八位移位寄存器 74ls210 2-5-10进制计数器 74ls213 2-n-10可变进制计数器 74ls221 双单稳触发器 74ls230 八3态总线驱动器 74ls231 八3态总线反向驱动器 74ls240 八缓冲器/线驱动器/线接收器(反码三态输出) 74ls241 八缓冲器/线驱动器/线接收器(原码三态输出) 74ls242 八缓冲器/线驱动器/线接收器 74ls243 4同相三态总线收发器 74ls244 八缓冲器/线驱动器/线接收器 74ls245 八双向总线收发器 74ls246 4线-七段译码/驱动器(30v) 74ls247 4线-七段译码/驱动器(15v) 74ls248 4线-七段译码/驱动器 74ls249 4线-七段译码/驱动器 74ls251 8选1数据选择器(三态输出) 74ls253 双四选1数据选择器(三态输出) 74ls256 双四位可寻址锁存器 74ls257 四2选1数据选择器(三态输出) 74ls258 四2选1数据选择器(反码三态输出) 74ls259 8为可寻址锁存器 74ls260 双5输入或非门 74ls261 4*2并行二进制乘法器 74ls265 四互补输出元件 74ls266 2输入四异或非门(oc) 74ls270 2048位rom (512位四字节,oc) 74ls271 2048位rom (256位八字节,oc) 74ls273 八d触发器 74ls274 4*4并行二进制乘法器 74ls275 七位片式华莱士树乘法器 74ls276 四jk触发器 74ls278 四位可级联优先寄存器 74ls279 四s-r锁存器 74ls280 9位奇数/偶数奇偶发生器/较验器 74ls281 74ls283 4位二进制全加器 74ls290 十进制计数器 74ls291 32位可编程模 74ls445 bcd-十进制译码器/驱动器,三态输出 74ls446 有方向控制的双总线收发器 74ls448 四3方向总线收发器,三态输出 74ls449 有方向控制的双总线收发器 74ls465 八三态线缓冲器 74ls466 八三态线反向缓冲器 74ls467 八三态线缓冲器 74ls468 八三态线反向缓冲器 74ls490 双十进制计数器 74ls540 八位三态总线缓冲器(反向) 74ls541 八位三态总线缓冲器 74ls589 有输入锁存的并入串出移位寄存器 74ls590 带输出寄存器的8位二进制计数器 74ls591 带输出寄存器的8位二进制计数器 74ls592 带输出寄存器的8位二进制计数器 74ls593 带输出寄存器的8位二进制计数器 74ls594 带输出锁存的8位串入并出移位寄存器 74ls595 8位输出锁存移位寄存器 74ls596 带输出锁存的8位串入并出移位寄存器 74ls597 8位输出锁存移位寄存器 74ls598 带输入锁存的并入串出移位寄存器 74ls599 带输出锁存的8位串入并出移位寄存器 74ls604 双8位锁存器 74ls605 双8位锁存器 74ls606 双8位锁存器 74ls607 双8位锁存器 74ls620 8位三态总线发送接收器(反相) 74ls621 8位总线收发器 74ls622 8位总线收发器 74ls623 8位总线收发器 74ls640 反相总线收发器(三态输出) 74ls641 同相8总线收发器,集电极开路 74ls642 同相8总线收发器,集电极开路 74ls643 8位三态总线发送接收器 74ls644 真值反相8总线收发器,集电极开路 74ls645 三态同相8总线收发器 74ls42 4线-10线译码器(bcd输入) 74ls43 4线-10线译码器(余3码输入) 74ls44 4线-10线译码器(余3葛莱码输入) 74ls45 bcd-十进制译码器/驱动器 74ls46 bcd-七段译码器/驱动器 74ls47 bcd-七段译码器/驱动器 74ls48 bcd-七段译码器/驱动器 74ls49 bcd-七段译码器/驱动器(oc) 74ls50 双二路2-2输入与或非门(一门可扩展) 74ls51 双二路2-2输入与或非门 74ls51 二路3-3输入,二路2-2输入与或非门 74ls52 四路2-3-2-2输入与或门(可扩展) 74ls53 四路2-2-2-2输入与或非门(可扩展) 74ls53 四路2-2-3-2输入与或非门(可扩展) 74ls54 四路2-2-2-2输入与或非门 74ls54 四路2-3-3-2输入与或非门 74ls54 四路2-2-3-2输入与或非门 74ls55 二路4-4输入与或非门(可扩展) 74ls60 双四输入与扩展 74ls61 三3输入与扩展 74ls62 四路2-3-3-2输入与或扩展器 74ls63 六电流读出接口门 74ls64 四路4-2-3-2输入与或非门 74ls65 四路4-2-3-2输入与或非门(oc) 74ls70 与门输入上升沿jk触发器 74ls71 与输入r-s主从触发器 74ls72 与门输入主从jk触发器 74ls73 双j-k触发器(带清除端) 74ls74 正沿触发双d型触发器(带预置端和清除端) 74ls75 4位双稳锁存器 74ls76 双j-k触发器(带预置端和清除端) 74ls77 4位双稳态锁存器 74ls78 双j-k触发器(带预置端,公共清除端和公共时钟端) 74ls80 门控全加器 74ls81 16位随机存取存储器 74ls82 2位二进制全加器(快速进位) 74ls83 4位二进制全加器(快速进位) 74ls84 16位随机存取存储器 74ls85 4位数字比较器 74ls86 2输入四异或门 74ls145 4-10译码器/驱动器 74ls147 10线-4线优先编码器 74ls148 8线-3线八进制优先编码器 74ls150 16选1数据选择器(反补输出) 74ls151 8选1数据选择器(互补输出) 74ls152 8选1数据选择器多路开关 74ls153 双4选1数据选择器/多路选择器 74ls154 4线-16线译码器 74ls155 双2-4译码器/分配器(图腾柱输出) 74ls156 双2-4译码器/分配器(集电极开路输出) 74ls157 四2选1数据选择器/多路选择器 74ls158 四2选1数据选择器(反相输出) 74ls160 可预置bcd计数器(异步清除) 74ls161 可预置四位二进制计数器(并清除异步) 74ls162 可预置bcd计数器(异步清除) 74ls163 可预置四位二进制计数器(并清除异步) 74ls164 8位并行输出串行移位寄存器 74ls165 并行输入8位移位寄存器(补码输出) 74ls166 8位移位寄存器 74ls167 同步十进制比率乘法器 74ls168 4位加/减同步计数器(十进制) 74ls169 同步二进制可逆计数器 74ls170 4*4寄存器堆 74ls171 四d触发器(带清除端) 74ls172 16位寄存器堆 74ls173 4位d型寄存器(带清除端) 74ls174 六d触发器 74ls175 四d触发器 74ls176 十进制可预置计数器 74ls177 2-8-16进制可预置计数器 74ls178 四位通用移位寄存器 74ls179 四位通用移位寄存器 74ls180 九位奇偶产生/校验器 74ls181 算术逻辑单元/功能发生器 74ls182 先行进位发生器 74ls183 双保留进位全加器 74ls184 bcd-二进制转换器 74ls185 二进制-bcd转换器 74ls190 同步可逆计数器(bcd,二进制) 74ls191 同步可逆计数器(bcd,二进制) 74ls192 同步可逆计数器(bcd,二进制) 74ls193 同步可逆计数器(bcd,二进制) 74ls194 四位双向通用移位寄存器 74ls195 四位通用移位寄存器74ls293 4位二进制计数器 74ls294 16位可编程模 74ls295 四位双向通用移位寄存器 74ls298 四-2输入多路转换器(带选通) 74ls299 八位通用移位寄存器(三态输出) 74ls348 8-3线优先编码器(三态输出) 74ls352 双四选1数据选择器/多路转换器 74ls353 双4-1线数据选择器(三态输出) 74ls354 8输入端多路转换器/数据选择器/寄存器,三态补码输出 74ls355 8输入端多路转换器/数据选择器/寄存器,三态补码输出 74ls356 8输入端多路转换器/数据选择器/寄存器,三态补码输出 74ls357 8输入端多路转换器/数据选择器/寄存器,三态补码输出 74ls365 6总线驱动器 74ls366 六反向三态缓冲器/线驱动器 74ls367 六同向三态缓冲器/线驱动器 74ls368 六反向三态缓冲器/线驱动器 74ls373 八d锁存器 74ls374 八d触发器(三态同相) 74ls375 4位双稳态锁存器 74ls377 带使能的八d触发器 74ls378 六d触发器 74ls379 四d触发器 74ls381 算术逻辑单元/函数发生器 74ls382 算术逻辑单元/函数发生器 74ls384 8位*1位补码乘法器 74ls385 四串行加法器/乘法器 74ls386 2输入四异或门 74ls390 双十进制计数器 74ls391 双四位二进制计数器 74ls395 4位通用移位寄存器 74ls396 八位存储寄存器 74ls398 四2输入端多路开关(双路输出) 74ls399 四-2输入多路转换器(带选通) 74ls422 单稳态触发器 74ls423 双单稳态触发器 74ls440 四3方向总线收发器,集电极开路 74ls441 四3方向总线收发器,集电极开路 74ls442 四3方向总线收发器,三态输出 74ls443 四3方向总线收发器,三态输出 74ls444 四3方向总线收发器,三态输出74ls654 同相8总线收发器,集电极开路 74ls646 八位总线收发器,寄存器 74ls647 八位总线收发器,寄存器 74ls648 八位总线收发器,寄存器 74ls649 八位总线收发器,寄存器 74ls651 三态反相8总线收发器 74ls652 三态反相8总线收发器 74ls653 反相8总线收发器,集电极开路74ls668 4位同步加/减十进制计数器 74ls669 带先行进位的4位同步二进制可逆计数器 74ls670 4*4寄存器堆(三态) 74ls671 带输出寄存的四位并入并出移位寄存器 74ls672 带输出寄存的四位并入并出移位寄存器 74ls673 16位并行输出存储器,16位串入串出移位寄存器 74ls674 16位并行输入串行输出移位寄存器 74ls681 4位并行二进制累加器 74ls682 8位数值比较器(图腾柱输出) 74ls683 8位数值比较器(集电极开路) 74ls684 8位数值比较器(图腾柱输出) 74ls685 8位数值比较器(集电极开路) 74ls686 8位数值比较器(图腾柱输出) 74ls687 8位数值比较器(集电极开路) 74ls688 8位数字比较器(oc输出) 74ls689 8位数字比较器 74ls690 同步十进制计数器/寄存器(带数选,三态输出,直接清除) 74ls691 计数器/寄存器(带多转换,三态输出) 74ls692 同步十进制计数器(带预置输入,同步清除) 74ls693 计数器/寄存器(带多转换,三态输出) 74ls696 同步加/减十进制计数器/寄存器(带数选,三态输出,直接清除) 74ls697 计数器/寄存器(带多转换,三态输出) 74ls698 计数器/寄存器(带多转换,三态输出) 74ls699 计数器/寄存器(带多转换,三态输出) 74ls716 可编程模n十进制计数器 74ls718 可编程模n十进制计数器
24次下载
2009-08-18
小猪快跑
74hc138 pdf
For a complete data sheet, please also download:• The IC06 74HC/HCT/HCU/HCMOS Logic Family Specifications• The IC06 74HC/HCT/HCU/HCMOS Logic Package Information• The IC06 74HC/HCT/HCU/HCMOS Logic Package Ou
251次下载
2008-07-14
433 空城记
74ls160/74ls161/74ls162/74ls163 datasheet
0次下载
2013-11-22
160KB
74HC138芯片简述
一、模块题目二、芯片简述1、74HC138:三八译码器(3个输入,8个输出)2、74HC573:锁存器(20个引脚,D1D8是数据输入端,Q1Q8是数据输出端,LE为锁存控制端。)LE为高电平时,Q1Q8输出和D1D8输入是一样的;LE为低电平时,Q1Q8输出不受D1D8输入的变化影响。3、74HC02:或非门可以通过J13的跳帽选择是WR还是GND作为74HC02的输入。如果译码器的Y4输出低电平,那么74HC02的输出Y4C将为高电平。三、源码//头文件:#include
11次下载
2022-01-11
wuli北
74LS175键盘电路
44次下载
2012-10-28
21KB tunghing
74ls00的应用电路
74ls00的应用电路如图5.1所示。电路中由两个与非门构成单脉冲发生器,计数器74LS161对其产生的脉冲进行计数,计数结果送入字符译码器并驱动数码管,使之显示单脉冲发生器产生的脉冲个数。
104次下载
2007-12-17
233 h1654155279.1894
74LS集成电路功能
74ls00 2 输入四与非门 74ls01 2 输入四与非门 (oc) 74ls02 2 输入四或非门 74ls03 2 输入四与非门 (oc) 74ls04 六倒相器 74ls05 六倒相器(oc) 74ls06 六高压输出反相缓冲器/ 驱动器 (oc,30v) 74ls07 六高压输
336次下载
2011-05-30
62.3 KB
74HC138芯片简介
①简介74HC138芯片是一种三通道输入、八通道输出译码器,主要应用于消费类电子产品。(由于单片机I/O口资源有限,因此我们可以用它来实现I/O口的扩充)②管脚定义和说明③真值表(L:低电平 H:高电平 X:状态未定)E1、E2、E3是芯片使能控制端口,A0、A1、A2是芯片的数据输入端口,Y0-Y7是芯片的数据输出端口。通过真值表可以知道,只有当使能端口E1、E2为低电平(L)...
2次下载
2021-11-22
吕珠峰
74HC138的相关资料分享
一.原理图二.原理图分析如上图,74HC138是一个3-8译码器,三个输入端分别与单片机的P2.7、P2.6和P2.5相连,四个输出端(输出低电平有效)分别作为74HC02四个或非门的输入端。或非门U25B的输出端Y5C与M74HC573锁存器的锁存使能输入端LE(输入高电平有效)。锁存器的输入端分别与P0.0~P0.7相连,输出端分别与ULN2003驱动芯片的输入端相连(ULN2003可看...
0次下载
2021-11-23
iwuwjgj
74LS74二分频与四分频电路
639次下载
2013-07-29
144KB 李建伟41
三相输入和三路输出的偏置电源参考设计包括BOM及框图
描述The PMP12082 is a bias supply reference design with 3-phase input (80VAC~280VAC) and triple outputs - 7V/1.4A, 3.3V/500mA, and 3.3V/300mA. UCC28701 primary side regulation controller is applied for a Cascode-MOSFET flyback converter with dual output windings. One winding supplies 7V/1.4A output with(...)主要特色80VAC to 280VAC three-phase input, 7V/1.4A, 3.3V/500mA and 3.3V/300mA outputsAllow two line drop - single phase AC inputCascode flyback with primary side regulation controller2" x 5.4" board dimensionTest report available
0次下载
2018-09-26
风龙陈谷子
SN74LS90/SN74LS92/SN74LS93 pdf
The SN74LS90/SN74LS92/SN74LS93 are high-speed4-bit ripple type counters partitioned into two sections. Each counter has a divide-by-two section and either a divide-by-five (LS90), divide-by-six (LS92) ordivide-by-eight (LS93) s
60次下载
2008-12-01
333 冰山上的来客110
74ls芯片资料汇总
1203次下载
2012-04-21
htzhang
74HC138 datasheet
MM54HC138/MM74HC1383-to-8 Line DecoderGeneral DescriptionThis decoder utilizes advanced silicon-gate CMOS technology,and is well suited to memory address decoding or datarouting applications. The circuit features high n
80次下载
2012-10-06
133
74LS92/74LS93 pdf datasheet (4
The SN54/74LS90, SN54/74LS92 and SN54/74LS93 are high-speed4-bit ripple type counters partitioned into two sections. Each counter has a divide-by-two section and either a divide-by-five (LS90), divide-by-six (LS92) ordivide-by-
12次下载
2008-12-01
333 xinluoyang
74LS54373/74ls74373 八D锁存器 中文资料
40次下载
2014-06-05
263KB tym880527
74LS294 74LS292分频器
42次下载
2012-12-18
306KB
演示电路采用LT3597的60V三路降压LED驱动器优化
演示电路是采用LT3597的60V三路降压LED驱动器。演示板针对9个白光LED进行了优化,每个稳压器的输出为100V,输出为48V
0次下载
2019-07-30
HTJD
暂无数据
资料排行榜
- 本周
- 本月
- 总榜
-
1储能电源市场分析
7.99 MB 10次下载 免费
-
2储能电源市场分析报告
2.61 MB 6次下载 免费
-
3磁环电感定制时应该注意什么
0.32 MB 2次下载 免费
-
4labview文档教程资料(一)
24.29 MB 2次下载 免费
-
54.5V 至 17V 输入、8A 同步降压 SWIFT™ 转换器TPS568215OA数据表
1.27MB 1次下载 免费
-
6轻触三功能+常按 SOS 功能手筒LED驱动ICSD3302数据手册
0.60 MB 1次下载 2积分
-
7采用QFN封装且具有2.95V-6V 输入的LMZ30604 4A电源模块数据表
1.86MB 1次下载 免费
-
85V 输入或3.3V 输入,3A 完全集成转换器TPS51313 数据表
1.44MB 1次下载 免费
7天热门专题
换一换
-
74ls153百度百科
1.5w -
RT-Thread操作系统
1.3w -
74ls283百度百科
8598 -
74ls161百度百科
8585 -
用74ls138和74ls20实现全加器电路图
7721 -
74ls08百度百科
7678 -
LabVIEW安装教程
7626 -
74ls138译码器及其应用实验报告
7592 -
四选一数据选择器74ls153真值表
7497 -
用74ls74d触发器构成4位二进制异步加法计数器实验报告
7040
-
74ls00百度百科
6717 -
STM32F407VET6引脚图及功能
6087 -
用74ls138构成时序脉冲分配器实验电路图
5711 -
74ls151实现四人表决器实验报告
5681 -
用74ls138构成时序脉冲分配器实验报告
5591 -
74ls192两位十进制减法计数器电路图
5146 -
74ls92的引脚图与功能表讲解
5113 -
用74ls138芯片设计用三个开关控制一个电灯的逻辑电路
5041 -
简述译码器74ls138各个输出的逻辑函数表达式
5015 -
74ls160的异步清零和同步置数
4782
-
74ls83百度百科
4685 -
74ls76jk触发器引脚图及真值表
4678 -
用74ls138实现一个数据分配器
4591 -
用74ls138和与非门实现全加器
4579 -
BP1048B2数据手册
4523 -
双d触发器74ls74逻辑功能实验中遇到的问题及解决方法
4494 -
74ls54与或非门引脚图及功能表
4330 -
用74ls151实现三人判奇电路
4311 -
74ls138和74ls20三人表决器电路图
4082 -
74ls47n引脚图及功能表介绍
4027
-
用两片74ls148组成16—4线编码器
4019 -
74ls138输入使能端有哪些功能?
3835 -
W25Q256数据手册
3834 -
74ls138和74ls20实现全加器逻辑表达式
3826 -
用74ls00和74ls10实现三人表决器
3786 -
用74ls138构成时序脉冲分配器实验原理
3688 -
利用74ls138和74ls20设计三个开关控制一盏灯电路
3686 -
用74ls138实现全加器实验报告
3663 -
74ls138输出表达式
3644 -
用74ls138和74ls20实现全加器
3611
-
用74ls138实现四输入
3545 -
整流桥的作用和原理图
3529 -
用74ls138实现全加器和全减器
3442 -
用74ls148和与非门实现8421bcd优先编码器
3394 -
利用74ls138和74ls20设计三人表决器
3349 -
用74ls138构成输出信号与输入信号
3316 -
用74ls138设计三路报警电路
3283 -
matlab元件介绍
3213 -
74ls74构成四位二进制减法
3131 -
双jk触发器74ls112逻辑功能测试接线图
3034
相关文章推荐
-
利用74LS138实现逻辑函数式Y的逻辑功能
1.6w -
74LS138译码器实现流水灯的控制
5240 -
74ls138应用电路图大全(五款74ls138全加器电路/抢答器电路/三人表决器电路)
10.0w -
基于2片74LS138的单片机I/O口扩展分析
6451 -
74ls138中文资料详解
6.1w -
用74ls138实现一位全减器
22.9w -
用74ls138设计全加器
14.4w -
74hc138和74ls138的区别
4.4w -
74ls138译码器内部电路逻辑图功能表简单应用
5.4w -
74ls138引脚图-74ls138管脚图及功能真值表
17.7w