LT4293：LTPoE++/IEEE 802.3bt PD接口控制器的卓越之选

在当今的电子设备中，以太网供电（PoE）技术因其能通过单一RJ45连接器同时提供直流电源和高速数据而日益流行。然而，随着设备对功率需求的不断增加，传统的IEEE 802.3at标准25.5W功率限制已难以满足需求。LT4293作为一款LTPoE++/IEEE 802.3bt兼容的受电设备（PD）接口控制器，为解决这一问题提供了出色的解决方案。

文件下载：LT4293.pdf

一、产品概述

LT4293支持高达90W的PD设备，能够区分LTPoE++和IEEE 802.3bt的供电设备（PSE），具备5事件分类感应功能，拥有卓越的浪涌保护能力（绝对最大电压100V），工作结温范围宽（–40°C至125°C），还具备过温保护功能。它集成了签名电阻，采用外部热插拔N沟道MOSFET，可实现最低的功率损耗和最高的系统效率。此外，它还支持低至9V的可配置辅助电源，并且与LT4275A/B/C和LT4294引脚兼容，有10引脚MSOP和3mm × 3mm DFN两种封装可供选择。

二、关键特性解析

（一）检测与分类

1. 检测签名：在检测过程中，PSE会寻找一个25k的签名电阻来识别设备为PD。LT4293在VPORT和GND引脚之间呈现其精确的、温度补偿的24.4k电阻，以补偿IEEE所需桥或基于LT4321的理想桥引入的额外串联电阻，使PSE能够识别PD并为其供电。
2. 分类签名和标记：分类/标记过程因PSE类型而异。PSE在成功检测后，可能会施加14.5V至20.5V的分类探测电压，并测量PD的分类签名电流。IEEE 802.3bt PSE在为PD供电之前可能会施加多达5个事件。LT4293的RCLS和RCLS++电阻用于设置与PD功率分类相对应的分类电流，通过选择合适的电阻值并连接到RCLASS和RCLASS++引脚与GND之间，可配置PD的类别。

（二）功率管理

1. 浪涌和上电：PSE检测并分类PD后为其上电。当端口电压超过VHSON阈值时，LT4293的HSGATE引脚会输出IGPU电流，该电流流入外部电容CGATE，使外部MOSFET的栅极电压上升，从而控制输出大容量电容CPORT上的电压上升，确定浪涌电流IINRUSH。设计时可将IINRUSH设置为约100mA，计算公式为IINRUSH = IGPU * (CPORT / CGATE)。
2. 电源良好指示：PWRGD引脚的开漏输出在HSGATE充电至比HSSRC高约7V之前保持低电平，用于在浪涌结束且外部MOSFET完全增强之前阻止下游电路工作。直到端口电压低于HSOFF，HSGATE引脚保持高电平，PWRGD引脚保持开漏状态。
3. 延迟启动：为符合IEEE 802.3标准，当PSE为端口上电时，PD应用在80ms内的电流不应超过350mA。
4. 辅助电源覆盖：如果AUX引脚电压高于VAUXT，LT4293进入辅助电源覆盖模式。在此模式下，签名电阻断开，分类功能禁用，HSGATE引脚拉低，PWRGD引脚为开漏状态，T2P引脚指示最大可用功率。AUX引脚可用于设置辅助电源的开启和关闭电压阈值。

（三）T2P输出

LT4293通过T2P引脚将PSE分配的功率信息传达给PD应用。T2P引脚的状态由AUX引脚、RCLASS++引脚和分类事件的数量决定，采用5状态编码。在辅助电源操作和PoE操作中，T2P引脚的响应不同，具体取决于PD请求的类别和PSE的类型及分类事件数量。

三、外部接口与组件选择

（一）PoE输入桥

PD需要对输入电压进行极性校正，可选择硅二极管、肖特基二极管或理想二极管作为桥整流器。硅二极管桥会消耗高达4%的可用功率，且存在对组间不平衡性能差的问题；肖特基二极管虽然能降低功率损耗，但可能不适用于高温PD应用，因为其存在温度引起的泄漏电流。对于高效应用，LT4293支持基于LT4321的PoE理想二极管桥，可将每个二极管的正向电压降从0.7V降低到20mV，同时保持IEEE 802.3合规性。

（二）辅助输入桥

一些PD需要从辅助电源接收交流或直流电源，通常需要二极管桥进行电压整流和极性校正。在高效应用或低辅助输入电压应用中，可使用基于LT4320的理想二极管桥来恢复二极管电压降并简化热设计。对于辅助输入电压低于10V的应用，必须使用基于LT4320的理想二极管桥，以确保VPORT的最小电压在电气特性表中规定的VPORT AUX模式范围内。

（三）输入电容

为满足IEEE 802.3的输入阻抗要求并正确旁路LT4293，需要在VPORT和GND之间连接一个0.1μF的电容。与LT4321一起使用时，每个器件都应使用0.047μF的电容进行本地旁路，以确保总端口电容符合规格。

（四）瞬态电压抑制器

LT4293的绝对最大电压为100V，为保护其免受以太网电缆浪涌引起的过电压事件影响，应在VPORT和GND引脚之间安装单向瞬态电压抑制器（TVS），如SMAJ58A。对于需要辅助电源输入的PD应用，应在VIN和GND之间安装TVS。

（五）暴露焊盘

LT4293的DFN封装有一个内部连接到GND的暴露焊盘，该焊盘只能连接到印刷电路板上的GND。

四、布局考虑

在布局时，应避免RCLASS和RCLASS++引脚出现过多寄生电容，并将电阻RCLS和RCLS++靠近LT4293放置。为实现最大保护，应将0.1μF输入电容CPD和瞬态电压抑制器尽可能靠近LT4293放置。与LT4321一起使用时，应将0.047μF电容CPD1尽可能靠近LT4293的VPORT和GND引脚（分别为引脚10和引脚5），将0.047μF电容CPD2尽可能靠近LT4321的OUTP和OUTN引脚。

五、典型应用

LT4293可用于构建高效的LTPoE++/IEEE 802.3bt受电设备，如大于99%效率的51W和71.3W受电设备。通过合理选择外部组件，可实现不同功率等级的应用。

六、相关产品

Analog Devices还提供了一系列相关的PSE、PD和理想桥解决方案，如LT4295、LT4294、LT4321等，可根据具体应用需求进行选择。

总之，LT4293以其出色的性能和丰富的功能，为PoE应用提供了可靠的解决方案，能够满足不同功率需求的设备，是电子工程师在设计PoE受电设备时的理想选择。你在实际应用中是否遇到过类似的PoE设计问题呢？你又是如何解决的呢？欢迎在评论区分享你的经验。