探索MAX22702e：超高CMTI隔离栅极驱动器的卓越性能

探索MAX22700 - MAX22702：超高CMTI隔离栅极驱动器的卓越性能

在电子工程师的设计世界中，选择合适的隔离栅极驱动器至关重要。今天，我们就来深入了解一下由Analog Devices推出的MAX22700 - MAX22702系列单通道隔离栅极驱动器，看看它有哪些独特之处能在众多产品中脱颖而出。

文件下载：MAX22702E.pdf

产品概述

MAX22700 - MAX22702系列具备超高的共模瞬态抗扰度（CMTI），典型值可达300kV/μs。该系列器件集成了数字电流隔离技术，采用Maxim专有的工艺技术，拥有出色的共模瞬态抗扰性、高电磁干扰（EMI）抗扰性以及稳定的温度性能。

此系列产品提供多种输出选项，包括栅极驱动器公共引脚GNDB（MAX22700）、米勒钳位（MAX22701）和可调欠压锁定（UVLO，MAX22702）。同时，还有差分输入（D版本）和单端输入（E版本）两种输入配置可供选择，能满足不同应用场景的需求。

关键特性剖析

匹配传播延迟

• 最小脉冲宽度：所有器件支持最小20ns的脉冲宽度，最大脉冲宽度失真仅为2ns。
• 传播延迟匹配：在+25°C环境温度下，器件间的传播延迟匹配在2ns以内（最大）；在-40°C至+125°C的工作温度范围内，也能保证在5ns以内（最大）。这种精确的匹配特性有助于减少功率晶体管的死区时间，从而提高整体效率。

高CMTI性能

300kV/μs的典型CMTI值，使得该系列器件能够在高共模电压变化率的环境下稳定工作，确保输出信号的正确性。无论是上升沿还是下降沿的共模电压变化，都能轻松应对。

强大的电流隔离

• 耐压能力：采用8引脚窄体SOIC封装时，可承受3kVRMS的电压60秒；采用8引脚宽体SOIC封装时，可承受5kVRMS的电压60秒。
• 连续耐压：窄体SOIC封装可连续承受600VRMS的电压，宽体SOIC封装则可连续承受848VRMS的电压。
• 浪涌承受能力：在GNDA和VSSB之间可承受±5kV的浪涌，波形为1.2/50μs。

精密UVLO

内部对VDDA和VDDB电源进行欠压监测，当检测到欠压情况时，输出将设置为逻辑低电平，关闭外部功率晶体管，有效保护电路。B侧UVLO还具有内部滤波器，可拒绝小于32μs（典型值）的VDDB毛刺。

多应用支持选项

• 输出选项丰富：提供GNDB、米勒钳位和可调UVLO三种输出选项。
• 输入配置多样：有差分输入和单端输入两种配置，满足不同的控制需求。

电气特性详解

电源相关特性

• 电源电压范围：VDDA相对于GNDA的范围为3 - 5.5V，不同型号的VDDB相对于不同参考的电压范围也有所不同。
• 欠压锁定阈值：VDDA和VDDB都有相应的欠压锁定阈值和迟滞，确保电源在合适的范围内工作。
• 电源电流：A侧和B侧的静态和动态电源电流在不同条件下有明确的参数，方便工程师进行功耗计算。

逻辑接口特性

输入高电压（VIH）为0.7 x VDDA，输入低电压（VIL）为0.3 x VDDA，输入迟滞（VHYS）为0.1 x VDDA，同时还有输入上拉电流和下拉电流等参数，保证逻辑信号的准确传输。

栅极驱动器特性

• 导通电阻：高侧晶体管的最大导通电阻（RDSON_H）为4.7Ω，低侧晶体管在不同型号中的导通电阻有所差异，MAX22700和MAX22702为1.25Ω，MAX22701为2.5Ω。
• 输出电压和电流：输出电压高（VOH）和低（VOL）在不同负载电流下有明确的值，高侧和低侧晶体管的峰值输出电流也能满足不同的驱动需求。

动态特性

• CMTI：典型值为300kV/μs，确保在高共模瞬态下的稳定工作。
• 最小脉冲宽度和最大PWM频率：最小脉冲宽度为20ns，最大PWM频率为1MHz，适应高速开关应用。
• 传播延迟和脉冲宽度失真：传播延迟在不同温度和负载条件下有明确的参数，脉冲宽度失真最大为2ns。

绝缘特性

不同封装的绝缘特性有所不同，包括局部放电测试电压、最大重复峰值隔离电压、最大工作隔离电压、最大瞬态隔离电压、最大耐受隔离电压和最大浪涌隔离电压等，确保电气隔离的安全性。

功能模块解析

输出驱动级

采用上拉和下拉结构，上拉结构由pMOS和nMOS晶体管并联组成，nMOS晶体管在输出从低到高转换时提供快速开启的助推电流；下拉结构由nMOS晶体管组成，不同型号的导通电阻不同。

数字隔离

提供基本的电流隔离，可阻挡高电压/高电流瞬变。不同封装的耐压能力不同，能适应不同的隔离需求。同时，两个电源输入（VDDA和VDDB）可独立设置逻辑电平，数据传输在高达300kV/μs（典型值）的差分接地电位变化下仍能保持完整性。

单向通道和有源下拉

具有单向通道，数据单向传输。输出驱动器中的两个内部晶体管采用推挽操作，并具有有源下拉功能，可在电源欠压时关闭外部功率晶体管，防止误开启。

INN与EN功能

• MAX2270_D：采用差分PWM输入（INP和INN），可拒绝输入毛刺，防止输出误开启。
• MAX2270_E：采用单端输入（IN）和有源低电平输入使能（EN），EN引脚可快速将输出设置为逻辑低电平，关闭外部功率晶体管。

欠压锁定（UVLO）

内部监测VDDA和VDDB的欠压情况，检测到欠压时输出设置为逻辑低电平，关闭外部功率晶体管。B侧UVLO的内部滤波器可拒绝短时间的VDDB毛刺。

热关断

当器件结温超过+160°C（典型值）时，进入热关断状态，输出设置为逻辑低电平，关闭外部功率晶体管，保护器件安全。

有源米勒钳位（仅MAX22701）

可防止由米勒电流引起的外部功率晶体管误开启。当米勒钳位引脚电压低于2V阈值时，内部米勒钳位晶体管开始工作，为米勒电流提供低阻抗路径。

可调UVLO（仅MAX22702）

通过连接外部电阻，可以设置用户自定义的B侧UVLO，满足不同类型外部功率晶体管的需求。计算公式为 (V_{ADJ_UVLO }=2 times(1+R 2+R 1)) ，其中R1置于VDDB和ADJ之间，R2置于ADJ和外部功率晶体管地之间。

应用设计要点

电源排序

MAX22700 - MAX22702不需要特殊的电源排序，VDDA和VDDB可独立设置逻辑电平，每个电源在指定范围内工作不受其他电源的影响。

电源去耦

为减少纹波和数据错误的可能性，需用1nF、0.1μF和1μF的低ESR和低ESL陶瓷电容分别对VDDA和VDDB进行旁路。在B侧，还需合理放置电容，如在VDDB和VSSB之间放置68nF的1206 C0G/NP0电容，以及在VDDB和VSSB之间放置22μF的储能电容。

布局考虑

• 短输入/输出走线：尽量缩短输入/输出走线长度，避免使用过孔，以降低信号路径电感。
• 靠近功率晶体管：将栅极驱动器靠近外部功率晶体管放置，减少走线电感，避免输出振铃。
• 接地平面：在高速信号层下方设置实心接地平面，同时保持MAX22700 - MAX22702下方区域无接地和信号平面，防止隔离失效。
• VSSB引脚处理：在VSSB引脚旁边设置实心接地平面，并使用多个VSSB过孔，减少寄生电感，降低输出信号的振铃。
• 旁路电容：在引脚5和引脚8之间放置68nF的1206 C0G/NP0旁路电容，减轻B侧电源纹波。

功率耗散计算

A侧所需电流取决于VODA电源电压和数据速率，B侧所需电流取决于VDDB电源电压、数据速率和负载条件。总功率耗散（ (P{D}) ）可通过公式 (P{D}=V{D D A} × I{D D A}+V{D D B} × I{D D B}) 计算，其中 (I DDA) 为A侧电源电流， (IDDB) 为B侧电源电流。

栅极驱动器输出电阻

在栅极驱动器应用中，需要在MAX22700 - MAX22702输出和功率晶体管栅极之间连接外部串联电阻（ (R{ON}) 和 (R{OFF}) ）。这些电阻可控制功率晶体管的开启和关闭时间，优化开关效率和EMI性能，同时还能减少由PCB布局和器件封装引脚引起的寄生电感和电容导致的振铃。

驱动GaN晶体管

MAX22701和MAX22702的高CMTI额定值和低传播延迟匹配特性使其非常适合驱动GaN器件。在驱动GaN晶体管时，需要正电源（VDDB）和负电源（VSSB），并在输出端的电阻上串联电容以提供开启时的助推电流，同时并联二极管提供电容放电路径。布局上应将栅极驱动器靠近GaN器件放置，以减少串联电感和栅极驱动环路面积，并在VDDB和VSSB引脚进行良好的去耦。

典型应用电路

文档中给出了多种典型应用电路，包括不同型号在驱动SiC和GaN晶体管时的电路连接方式，为工程师提供了实际设计的参考。

订购信息

该系列产品提供多种型号选择，不同型号在输入类型、引脚配置、UVLO特性、低侧导通电阻、隔离电压、温度范围和封装等方面有所不同。工程师可根据具体需求进行选择。

MAX22700 - MAX22702系列超高CMTI隔离栅极驱动器凭借其卓越的性能和丰富的功能，为电子工程师在逆变器、电机驱动、UPS和光伏逆变器等应用中提供了可靠的解决方案。在实际设计中，工程师需根据具体需求合理选择型号，并注意电源去耦、布局设计和功率耗散计算等要点，以充分发挥该系列产品的优势。大家在使用过程中遇到过哪些问题或者有什么独特的应用经验呢？欢迎在评论区分享交流。