深度剖析MAX22700E：超高压共模瞬态抑制的隔离栅极驱动器

深度剖析MAX22700 - MAX22702：超高压共模瞬态抑制的隔离栅极驱动器

在电力电子领域，隔离栅极驱动器是驱动功率晶体管（如SiC和GaN）的关键组件。今天，我们就来深入了解一下Analog Devices推出的MAX22700 - MAX22702系列单通道隔离栅极驱动器，看看它有哪些出色的特性和应用场景。

文件下载：MAX22700E.pdf

一、产品概述

MAX22700 - MAX22702是一款具有超高共模瞬态抑制能力（CMTI）的单通道隔离栅极驱动器，典型CMTI值高达300kV/μs。该系列器件采用Maxim专有的工艺技术，集成了数字电流隔离功能，可用于各种逆变器或电机控制应用中驱动碳化硅（SiC）或氮化镓（GaN）晶体管。

二、产品特性及优势

2.1 匹配传播延迟

• 脉冲宽度：支持最小20ns的脉冲宽度，最大脉冲宽度失真仅为2ns。在室温下，传播延迟仅为35ns，且器件之间的传播延迟匹配在2ns以内；在-40°C至+125°C的温度范围内，器件之间的传播延迟匹配也能控制在5ns以内。这种出色的匹配特性有助于减少功率晶体管的死区时间，从而提高整体效率。

2.2 高CMTI与强大隔离性能

• 高CMTI：高达300kV/μs的典型CMTI值，可有效抵抗共模电压的快速变化，确保在复杂电磁环境下的稳定工作。
• 隔离耐压：在8引脚窄体SOIC封装中，能承受3kVRMS的电压60秒；在8引脚宽体SOIC封装中，更是能承受5kVRMS的电压60秒。此外，窄体封装能连续承受600VRMS的电压，宽体封装能连续承受848VRMS的电压。同时，在GNDA和VSSB之间还能承受±5kV的浪涌冲击。

2.3 精确的欠压锁定（UVLO）

内部对VDDA和VDDB电源的欠压情况进行监测，当检测到欠压时，输出会置为逻辑低电平，关闭外部功率晶体管。B侧的UVLO还具有内部滤波器，可拒绝小于32μs的VDDB干扰。

2.4 多种输出和输入选项

• 输出选项：提供三种输出选项，分别是栅极驱动器公共引脚GNDB（MAX22700）、米勒钳位（MAX22701）和可调欠压锁定（MAX22702），可满足不同应用的需求。
• 输入配置：有差分输入（D版本）和单端输入（E版本）两种配置，可根据实际情况灵活选择。

三、电气特性

3.1 直流电气特性

• 电源电压：VDDA相对于GNDA的范围为3 - 5.5V，VDDB在不同型号和参考条件下有不同的范围，如MAX22700相对于GNDB为13 - 28V等。
• 欠压锁定阈值：不同电源和器件的欠压锁定阈值不同，例如VDDA上升时的欠压锁定阈值VUVLOAP为2.69 - 2.95V。
• 电源电流：A侧和B侧的静态和动态电源电流在不同条件下有相应的数值，如VDDA = 5V，INN/EN = VDDA时，A侧静态电源电流IDDA为5 - 6.5mA。
• 逻辑接口：输入高电压VIH为0.7 x VDDA，输入低电压VIL为0.3 x VDDA等。

3.2 动态特性

• CMTI：典型值为300kV/μs，确保在共模电压快速变化时的稳定输出。
• 最小脉冲宽度：为20ns，最大PWM频率为1MHz。
• 传播延迟：在不同温度和负载条件下，传播延迟有相应的范围，如室温下为34 - 35ns。

3.3 静电放电（ESD）保护

所有引脚的人体模型ESD保护能力为±4kV，可有效防止静电对器件的损坏。

3.4 绝缘特性

不同封装的绝缘特性不同，如窄体SOIC封装的最大重复峰值隔离电压VIORM为848VP，最大工作隔离电压VIOWM为600VRMS等；宽体SOIC封装的相应参数更高，如VIORM为1200VP，VIOWM为848VRMS等。

四、工作原理与功能详解

4.1 输出驱动级

• 上拉结构：由一个pMOS晶体管和一个nMOS晶体管并联组成。pMOS晶体管的最大RDSON为4.5Ω，nMOS晶体管在输出从低到高转换时短暂导通，提供升压电流，加快器件的导通速度。
• 下拉结构：由一个nMOS晶体管组成，MAX22700和MAX22702的nMOS晶体管最大RDSON为1.25Ω，MAX22701的为2.5Ω。对于MAX22701，当OUT和CLAMP引脚都连接到外部功率晶体管的栅极时，会有一个额外的nMOS与下拉nMOS晶体管并联，防止外部功率晶体管误开启。

4.2 数字隔离

提供基本的电流隔离，可阻止两个接地域之间传输的数字信号中的高压/大电流瞬变。不同封装的隔离耐压能力不同，能承受较大的接地电位差和高达5kV的浪涌电压，在差分接地电位变化高达300kV/μs时仍能保持数据传输的完整性。

4.3 单向通道与有源下拉

具有单向通道，数据只能单向传输。输出驱动器中的两个内部晶体管采用推挽式操作，并具有有源下拉功能，当任一侧电源处于欠压锁定状态时，可关闭外部功率晶体管，防止其在启动或欠压时误开启。

4.4 INN与EN功能

• MAX2270_D：采用差分PWM输入（INP和INN），可拒绝输入干扰，防止输出误开启。当检测到任一输入有干扰时，输出保持前一个值。
• MAX2270_E：采用单端输入（IN）和有源低电平输入使能（EN）。EN引脚可将输出快速置为逻辑低电平，关闭外部功率晶体管，直到PWM输入（IN）接收到逻辑高信号。

4.5 欠压锁定（UVLO）

内部对VDDA和VDDB电源进行监测，当检测到欠压时，输出置为逻辑低电平，关闭外部功率晶体管。B侧的UVLO具有内部滤波器，可拒绝小于32μs的VDDB干扰。

4.6 热关断

当器件的结温超过+160°C（典型值）时，进入热关断状态，输出置为逻辑低电平，关闭外部功率晶体管。

4.7 有源米勒钳位（仅MAX22701）

可防止由米勒电流引起的外部功率晶体管误开启。当外部低侧晶体管关闭后，外部高侧晶体管开启时，若米勒钳位引脚电压降至2V阈值以下，内部米勒钳位晶体管开始导通，为米勒电流提供低阻抗路径，将其引导至VSSB。

4.8 可调欠压锁定（仅MAX22702）

可通过在VDDB和ADJ之间以及ADJ和外部功率晶体管接地之间连接外部电阻来设置用户自定义的B侧UVLO。公式为(V_{ADJ_UVLO}=2×(1+R2/R1))，其中R1连接在VDDB和ADJ之间，R2连接在ADJ和外部功率晶体管接地之间。

五、应用信息

5.1 电源排序

不需要特殊的电源排序，VDDA和VDDB可独立设置两侧的逻辑电平，每个电源可在整个指定范围内工作，不受另一侧电源电平或有无的影响。

5.2 电源去耦

为减少纹波和数据错误的可能性，需在VDDA和VDDB与GNDA和VSSB之间分别并联1nF、0.1μF和1μF的低ESR和低ESL陶瓷电容。在B侧，建议将1nF和1μF电容靠近VSSB引脚放置，0.1μF电容靠近VDDB引脚放置。在较高电源电压和数据速率下工作时，可在VDDB引脚和VSSB引脚之间放置一个68nF 1206 C0G/NP0电容，并在VDDB和VSSB之间添加一个22μF的储能电容。

5.3 布局考虑

• 走线：输入/输出走线应尽可能短，避免使用过孔以保持低信号路径电感。
• 位置：将栅极驱动器尽可能靠近外部功率晶体管放置，以减少走线电感，避免输出振铃。
• 接地平面：在高速信号层下方设置实心接地平面，在VSSB引脚旁边设置实心接地平面，并使用多个VSSB过孔以减少寄生电感，最小化输出信号的振铃。
• 隔离：保持MAX22700 - MAX22702下方的区域无接地和信号平面，避免A侧和B侧之间的任何电流或金属连接破坏隔离。

5.4 功率耗散计算

A侧所需电流取决于VODA电源电压和数据速率，B侧所需电流取决于VDDB电源电压、数据速率和负载条件。总电流等于“无负载”电流（与电压和数据速率有关）和“负载电流”之和，负载电流计算公式为(I{CL}=C{L}×f{SW}×V{DDB})。总功率耗散计算公式为(P{D}=V{DDA}×I{DDA}+V{DDB}×I_{DDB})。

5.5 栅极驱动器输出电阻

在栅极驱动器应用中，需要在MAX22700 - MAX22702输出和功率晶体管栅极之间连接外部串联电阻（RON和ROFF），以控制功率晶体管的导通和关断时间，优化开关效率和EMI性能。同时，这些电阻还可帮助限制由PCB布局和器件封装引脚的寄生电感和电容引起的振铃。

5.6 驱动GaN晶体管

MAX22701和MAX22702的高CMTI额定值（300kV/μs典型值）和5ns（最大）的传播延迟匹配特性使其非常适合驱动GaN器件。MAX22702还具有可调的B侧UVLO，可适应GaN器件的低栅极驱动电压。在驱动GaN器件时，需要正电源（VDDB）和负电源（VSSB），并在输出端串联一个电容以提供启动时的升压电流，同时并联一个二极管以提供放电路径。布局上应将栅极驱动器靠近GaN器件放置，以最小化串联电感和减小栅极驱动回路面积，并在VDDB和VSSB引脚上进行良好的去耦。

六、总结

MAX22700 - MAX22702系列隔离栅极驱动器凭借其超高的CMTI、出色的传播延迟匹配、强大的隔离性能、精确的UVLO以及多种输出和输入选项，为各种逆变器和电机控制应用提供了可靠的解决方案。在设计过程中，合理考虑电源排序、去耦、布局、功率耗散和输出电阻等因素，能够充分发挥该系列器件的性能优势，提高系统的稳定性和效率。大家在实际应用中是否也遇到过类似器件的使用问题呢？欢迎在评论区分享交流。