聚焦MAX22701e：超高性能隔离栅极驱动器技术解析

聚焦MAX22700 - MAX22702：超高性能隔离栅极驱动器技术解析

在电力电子、工业控制以及新能源等领域中，隔离栅极驱动器扮演着至关重要的角色。它是连接控制电路与功率电路的关键桥梁，对于实现高效、稳定且安全的功率转换和电机驱动起到了核心作用。今天，我们就来深入剖析Analog Devices推出的超高性能隔离栅极驱动器系列——MAX22700 - MAX22702。

文件下载：MAX22701E.pdf

总体概述

卓越性能，优势显著

MAX22700 - MAX22702 是单通道隔离栅极驱动器家族，以其高达 300kV/μs（典型值）的超高高共模瞬态抗扰度（CMTI）脱颖而出。它采用 Maxim 专有工艺技术实现集成数字电流隔离，在抗干扰和温度稳定性方面表现卓越，能在不同应用场景中保持稳定的性能。

灵活多样，适配多元

该系列提供不同的输出选项，如 MAX22700 的栅极驱动器公共引脚 GNDB、MAX22701 的米勒钳位以及 MAX22702 的可调欠压锁定（UVLO）。输入配置也有差分（D 版本）或单端（E 版本）可选，能满足广泛的应用需求。

强效隔离，保障安全

具备出色的电气隔离性能，8 引脚窄体 SOIC 封装可承受 3kVRMS 电压长达 60 秒，8 引脚宽体 SOIC 封装更是可承受 5kVRMS 电压 60 秒。这能有效阻断高电压/高电流瞬变，保护系统安全，适用于多种对电气隔离有严格要求的场合。

精准匹配，高效运行

支持最小脉冲宽度 20ns，最大脉冲宽度失真仅 2ns。在 +25°C 环境温度下，器件间传播延迟匹配在 2ns 以内，在 -40°C 至 +125°C 工作温度范围内，也能保证在 5ns 以内，有效减少功率晶体管的死区时间，提高整体效率。

技术特点剖析

输出驱动级：独特结构，高效开关

MAX22700 - MAX22702 的输出驱动级采用了独特的上拉和下拉结构设计。上拉结构由一个并联的 PMOS 晶体管和 NMOS 晶体管组成。PMOS 晶体管的最大导通电阻（RDSON）为 4.5Ω，而 NMOS 晶体管在输出从低到高转换期间仅短暂导通，为器件提供快速导通所需的升压电流。由于 NMOS 晶体管的导通电阻远低于 PMOS 晶体管，这种并联组合使得输出在从低到高转换时能够实现更快速的导通。

下拉结构由一个 NMOS 晶体管组成。在 MAX22700 和 MAX22702 中，该 NMOS 晶体管的最大导通电阻为 1.25Ω，而在 MAX22701 中为 2.5Ω。特别是在 MAX22701 中，当 OUT 和 CLAMP 引脚都连接到外部功率晶体管的栅极时，会额外并联一个 NMOS 晶体管到下拉 NMOS 晶体管上。这一设计通过为 VSSB 提供额外的低阻抗路径，有效防止了外部功率晶体管的误导通，提高了系统的可靠性。

数字隔离：可靠隔离，稳定传输

该系列器件为两个接地域之间传输的数字信号提供基本的电流隔离，并能有效阻挡高电压/高电流瞬变。窄体 SOIC 封装的器件可承受高达 3kVRMS 的电压差长达 60 秒，并能实现高达 848VPEAK 的连续隔离；宽体 SOIC 封装的器件则可承受高达 5kVRMS 的电压差 60 秒，连续隔离能力可达 1200VPEAK。

器件拥有两个电源输入（VDDA 和 VDDB），可独立设置器件两侧的逻辑电平。VDDA 和 VDDB 分别参考 GNDA 和 VSSB，逻辑输入和输出电平与相关电源域中使用的电源电压相匹配。两个电源域之间的接地电位差在长时间内可高达 VIOWM，并能承受高达 5kV 的浪涌电压。即使在差分接地电位变化高达 300kV/μs（典型值）的情况下，也能确保数据传输的完整性。

单向通道与主动下拉：防止误触发，保障安全

MAX22700 - MAX22702 具有单向通道，数据只能沿一个方向传输。输出驱动中的两个内部晶体管配置为推挽操作，并具备主动下拉功能。当电源的任一侧处于欠压锁定（UVLO）状态时，该功能可关闭外部功率晶体管，有效防止外部功率晶体管在启动或 UVLO 期间误导通，为系统的安全运行提供了有力保障。

INN 与 EN 功能：灵活控制，抗干扰强

MAX2270_D 版本采用差分 PWM 输入（INP 和 INN），这种差分输入方式能够有效抑制输入干扰，防止输出误触发。当检测到任一输入上有干扰信号时，输出会保持前一个值，确保输出的稳定性。

MAX2270_E 版本则采用单端输入（IN）和低电平有效输入使能（EN）。EN 引脚可使输出（OUT）快速设置为逻辑低电平，从而关闭外部功率晶体管。输出将保持逻辑低电平，直到 PWM 输入（IN）接收到逻辑高电平信号，实现了对外部功率晶体管的灵活控制。

欠压锁定（UVLO）：实时监控，自动保护

器件内部对 VDDA 和 VDDB 电源进行实时监控，以检测欠压情况。欠压事件可能在电源上电、断电或正常运行期间因电源电压下降而发生。一旦检测到任一电源出现欠压情况，输出将被设置为逻辑低电平（默认状态），无论 MAX22700 - MAX22702 的输入状态如何，都会关闭外部功率晶体管，从而保护系统免受欠压影响。B 侧 UVLO 还配备了内部滤波器，能够有效抑制任何持续时间小于 32μs（典型值）的 VDDB 干扰。

热关断：过热保护，延长寿命

MAX22700 - MAX22702 在设计合理的多层 PCB 上，可在高达 +125°C 的环境温度下正常工作。然而，在更高电压或重负载输出条件下运行时，器件的结温和功耗会增加，从而降低最大允许工作温度。当器件的结温超过 +160°C（典型值）时，器件将进入热关断状态。在热关断期间，无论 MAX22700 - MAX22702 的输入状态如何，输出都将被设置为逻辑低电平，以关闭外部功率晶体管，避免器件因过热而损坏，延长器件的使用寿命。

主动米勒钳位（仅 MAX22701）：抑制误触发，稳定运行

MAX22701 配备了主动米勒钳位功能，可有效防止由米勒电流引起的外部功率晶体管误导通。当外部低侧晶体管关闭后，外部高侧晶体管导通时，若米勒钳位引脚电压降至 2V 阈值以下，内部米勒钳位晶体管将开始工作，为米勒电流提供一条低阻抗路径，使其流向 VSSB，从而确保外部功率晶体管的稳定运行。

可调 UVLO（仅 MAX22702）：灵活设置，适配多样

MAX22702 具备可调的 B 侧 UVLO 功能，能够满足不同类型外部功率晶体管的 UVLO 要求。用户可以通过在 VDDB 和 ADJ 之间以及 ADJ 和外部功率晶体管接地之间连接外部电阻来设置自定义的 B 侧 UVLO。通过这种方式，可以灵活调整 UVLO 阈值，以适应不同的应用场景和功率晶体管特性。

应用设计要点

电源排序与去耦：稳定供电，消除干扰

MAX22700 - MAX22702 不需要特殊的电源排序，VDDA 和 VDDB 可独立设置两侧的逻辑电平。为了减少纹波和数据错误的可能性，需要使用 1nF、0.1μF 和 1μF 低等效串联电阻（ESR）和低等效串联电感（ESL）的陶瓷电容分别与 GNDA 和 VSSB 并联，对 VDDA 和 VDDB 进行旁路处理。同时，应将去耦电容尽可能靠近电源引脚放置，以确保最佳性能。

在 B 侧，建议将 1nF 和 1μF 电容靠近 VSSB 引脚放置，将 0.1μF 电容靠近 VDDB 引脚放置。为了在更高电源电压和数据速率下进一步降低电源纹波，可在 VDDB 引脚和 VSSB 引脚之间尽可能靠近引脚处放置一个 68nF 1206 C0G/NP0 电容。若 VDDB 电源远离 VDDB 引脚，还建议在 VDDB 和 VSSB 之间加入一个 22μF 的储能电容（钽或电解类型）。所有 VDDB 上的旁路电容都需要至少 50V 的额定电压。

布局考量：优化布局，提升性能

PCB 设计时，为了获得最佳性能，需要遵循一些关键建议。首先，应尽量缩短输入/输出走线长度，避免使用过孔，以保持低信号路径电感。其次，将栅极驱动器尽可能靠近外部功率晶体管放置，以减少走线电感，避免输出振铃。此外，在高速信号层下方设置一个连续的接地平面，并保持 MAX22700 - MAX22702 下方区域无接地和信号平面，因为 A 侧和 B 侧之间的任何电流或金属连接都会破坏隔离效果。同时，在 VSSB 引脚旁边设置一个连续的接地平面，并使用多个 VSSB 过孔，以减少寄生电感，最小化输出信号的振铃。最后，在引脚 5 和引脚 8 之间尽可能靠近引脚处放置一个 68nF 1206 C0G/NP0 旁路电容，以减轻 B 侧电源纹波。

功率损耗计算：精确计算，合理选型

MAX22700 - MAX22702 A 侧所需电流取决于 VDDA 电源电压和数据速率，B 侧所需电流取决于 VDDB 电源电压、数据速率和负载条件。在无外部负载的情况下，不同 VDDA 和 VDDB 电源电压下的典型电流可以从相关图表中估算。B 侧的总电流是“无负载”电流（与电压和数据速率有关）和“负载电流”（取决于负载阻抗）之和。电容性负载的电流与负载电容、开关频率和电源电压有关，计算公式为 (I{CL}=C{L} × f{SW} × V{DDB})。总功率损耗 (P{D}) 可以通过公式 (P{D}=V{D D A} × I{D D A}+V{D D B} × I{D D B}) 计算，其中 (I{D D A}) 是 A 侧电源电流，(I{D D B}) 是 B 侧电源电流。

栅极驱动器输出电阻：精准控制，优化性能

在栅极驱动器应用中，需要在 MAX22700 - MAX22702 输出和功率晶体管栅极之间连接外部串联电阻（(R{ON}) 和 (R{OFF})）。这些电阻用于控制功率晶体管的导通和关断时间，以优化开关效率和电磁干扰（EMI）性能。

(R{ON}) 电阻和外部场效应晶体管（FET）的栅极电容决定了导通时间，(R{ON}) 和 (R{OFF}) 电阻的并联组合与外部 FET 的栅极电容决定了关断时间。通常关断时间比导通时间快得多，以避免直通现象。同时，栅极驱动器输出电阻还能帮助限制由 PCB 布局和器件封装引脚引起的寄生电感和电容导致的振铃现象。在高电压 dV/dt 和高电流 di/dt 开关过程中，增加 (R{ON}) 和 (R_{OFF}) 可以有效减少振铃。

驱动 GaN 晶体管：适配特性，高效驱动

MAX22701 和 MAX22702 的高 CMTI 额定值（300kV/μs 典型值）以及高侧和低侧驱动器之间的传播延迟匹配（最大 5ns）使其非常适合驱动氮化镓（GaN）器件。MAX22702 还具有可调的 B 侧 UVLO 功能，可适应 GaN 器件的低栅极驱动电压要求。

在使用 MAX22701 和 MAX22702 作为 GaN 栅极驱动器时，需要一个相对于 GNDB 的正电源（VDDB）和负电源（VSSB）来满足 GaN 器件的栅极电压要求。在 GaN 器件导通期间需要一个升压电流，因此在输出端的一个电阻上串联一个电容。在关断期间，该电容需要放电，因此在电阻上并联一个二极管以提供放电路径。在布局上，建议将栅极驱动器非常靠近 GaN 器件放置，以最小化串联电感并减少栅极驱动环路面积。为了防止振铃并支持 GaN 器件导通时的高峰值电流，需要在 VDDB 和 VSSB 引脚上进行良好的去耦处理。

总结与展望

MAX22700 - MAX22702 超高性能隔离栅极驱动器凭借其卓越的性能、丰富的功能和灵活的配置选项，为工程师在设计各种电力电子系统时提供了强大的工具。无论是在提高系统效率、增强抗干扰能力还是保障系统安全方面，该系列驱动器都表现出色。随着电力电子技术的不断发展，我们有理由相信，MAX22700 - MAX22702 将会在更多的应用场景中发挥重要作用，推动相关领域的技术进步。各位工程师在实际应用中，也可以根据具体需求深入挖掘其潜力，创造出更优秀的设计方案。你在使用类似隔离栅极驱动器时遇到过哪些挑战呢？欢迎交流分享！