AFE58JD32 产品核心信息总结

AFE58JD32 器件是一种高度集成的模拟前端解决方案，专为需要高性能、低功耗和小尺寸的超声系统而设计。

该AFE58JD32是一款集成模拟前端 （AFE），针对医疗超声应用进行了优化。该器件通过具有三个芯片的多芯片模块 （MCM） 实现：两个压控放大器 （VCA） 芯片和一个模数转换器 （ADC） 芯片。每个VCA芯片有16个通道，ADC芯片转换所有32个通道。
*附件：afe58jd32.pdf

VCA芯片中的每个通道都配置为两种模式之一：时间增益补偿（TGC）模式或连续波（CW）模式。在TGC模式下，每个通道都包括一个输入衰减器（ATTEN）、一个具有可变增益的低噪声放大器（LNA）和一个三阶低通滤波器（LPF）。衰减器支持8 dB至0 dB的衰减范围，LNA支持20 dB至51 dB的增益范围。LPF 截止频率可配置为 5 MHz、7.5 MHz、10 MHz 或 12.5 MHz，以支持不同频率的超声应用。在CW模式下，每个通道包括一个固定增益为18 dB的LNA，以及一个具有16个可选相位延迟的低功耗无源混频器。可以对每个模拟输入信号施加不同的相位延迟，以执行片内波束成形作。CW 混频器中的谐波滤波器抑制三次和五次谐波，以提高 CW 多普勒测量的灵敏度。

ADC芯片有16个物理ADC。每个ADC转换两组输出，每个VCA芯片各一组。ADC配置为以12位或10位的分辨率工作。ADC分辨率可以与转换速率进行权衡，在12位和10位分辨率下分别以80 MSPS和100 MSPS的最大速度运行。ADC设计用于随采样率缩放其功率。ADC的输出接口通过低压差分信号（LVDS）输出，该信号可以轻松与低成本的现场可编程门阵列（FPGA）连接。

该AFE58JD32包括一个可选的数字解调器和JESD204B数据打包模块。数字同相和正交 （I/Q） 解调器具有可编程抽取滤波器，可在低功耗下加速计算密集型算法。该器件还支持可选的JESD204B接口，运行速度高达 5 Gbps，进一步降低了高通道数系统中的电路板布线挑战。

该AFE58JD32还允许选择各种功率和噪声组合来优化系统性能。因此，该器件是适合具有严格电池寿命要求的系统的超声AFE解决方案。

特性

• 用于超声应用的 32 通道 AFE：
  • 输入衰减器、LNA、LPF、ADC、
    数字 I/Q 解调器和 CW 混频器
  • 数字时间增益补偿 （DTGC）
  • 总增益范围：12 dB至51 dB
  • 线性输入范围：800 mV聚丙烯
• 带 DTGC 的输入衰减器：
  • 衰减为8 dB至0 dB，步长为0.125 dB
  • 支持匹配阻抗：
    • 50 Ω至800 Ω源阻抗
• 带 DTGC 的低噪声放大器 （LNA）：
  • 20 dB至51 dB增益，步进0.125 dB
  • 低输入电流噪声：1.2 pA/√Hz
• 三阶线性相位低通滤波器（LPF）：
  • 5 MHz、7.5 MHz、10 MHz 和 12.5 MHz
• 16 个 ADC，以 12 位、80 MSPS 或 10 位、100 MSPS 进行转换：
  • 每个ADC以半速率转换两组输入
  • 12位ADC：72dBFS SNR
  • 10位ADC：61dBFS SNR
• 针对噪音和功率进行了优化：
  • 35 mW/Ch，2.1 nV/√Hz，40 MSPS
  • 42 mW/Ch，1.4 nV/√Hz，40 MSPS
  • 52 mW/Ch，1.3 nV/√Hz，40 MSPS
  • CW 模式下为 60 mW/Ch
• 出色的器件间增益匹配：
  • ±0.5 dB（典型值）
• 低谐波失真：–55 dBc
• 快速一致的过载恢复
• 连续波 （CW） 路径具有：
  • 接近相位噪声低，为–151 dBc/Hz
    ，频率偏移关闭2.5 MHz载波
  • 相位分辨率：λ / 16
  • 支持 16 倍连续时钟
  • 12 dB三次和五次谐波抑制
• ADC后的数字I/Q解调器：
  • 抽取滤波器 M = 1 至 63
  • 抽取后数据吞吐量降低
  • 片上 RAM，具有 32 个预设配置文件
• 速度高达 1 Gbps 的 LVDS 接口
• 5 Gbps JESD 接口：
  • JESD204B 0、1 和 2 子类
  • 每个 JESD 通道 2、4 或 8 个通道
• 小封装：15 mm × 15 mm NFBGA-289

参数

方框图

AFE58JD32 是一款高度集成的 32 通道超声模拟前端（AFE），在 AFE5832 基础上新增数字 I/Q 解调器与 JESD204B 接口，集成衰减器、低噪声放大器、低通滤波器、ADC 及 CW 混频器，支持数字时间增益补偿（DTGC），专为医疗超声成像、无损检测等对低功耗、高动态范围和接口灵活性要求严苛的多通道高速数据采集应用设计。

核心参数与特性

• 性能规格 ：总增益范围 12-51 dB，线性输入范围 800 mVPP；低谐波失真 -55 dBc，器件间增益匹配 ±0.5 dB（典型值）；12 位 ADC 信噪比 72 dBFS，10 位 ADC 信噪比 61 dBFS。
• 信号链配置 ：输入衰减器支持 0-8 dB 调节（步长 0.125 dB），适配 50-800 Ω 源阻抗；低噪声放大器（LNA）增益 20-51 dB 可调（步长 0.125 dB），输入电流噪声 1.2 pA/√Hz；三阶线性相位低通滤波器（LPF）提供 5/7.5/10/12.5 MHz 可选截止频率。
• ADC 与信号处理 ：16 个 ADC 芯片分时处理 32 通道信号，12 位模式最高采样率 80 MSPS，10 位模式最高 100 MSPS；集成数字 I/Q 解调器，抽取滤波器倍数 1-63 可编程，片上 RAM 含 32 个预设配置文件，可降低数据吞吐量。
• 接口配置 ：支持 LVDS 与 JESD204B 双接口，LVDS 速率可达 1 Gbps，JESD204B 速率最高 5 Gbps，支持子类 0/1/2，每通道可配置 2/4/8 个 JESD 通道；适配不同控制器对接需求，简化高通道数系统布线。
• 功耗与 CW 模式 ：单通道功耗 35-60 mW（依噪声模式与采样率），CW 模式功耗 60 mW / 通道；CW 路径相位噪声低至 -151 dBc/Hz（2.5 MHz 载波，1 kHz 偏移），相位分辨率 λ/16，支持 16 倍 CW 时钟，三次 / 五次谐波抑制 12 dB。
• 封装与环境 ：15mm×15mm 289 引脚 NFBGA 封装，工作温度范围 -40-85°C，符合 RoHS 标准，MSL 等级 3（260°C 峰值回流焊）。

关键功能说明

• 双工作模式 ：TGC 模式下，每个通道完整集成衰减器、LNA、LPF 与 ADC，支持动态增益调节适配超声信号衰减补偿；CW 模式下，LNA 固定 18 dB 增益，通过 16 相位选择混频器实现片上波束成形，适配多普勒测量。
• 灵活功耗控制 ：提供多档噪声 - 功耗组合选项，35 mW / 通道（2.1 nV/√Hz，40 MSPS）至 52 mW / 通道（1.3 nV/√Hz，40 MSPS），满足电池供电设备需求。
• 数字解调与数据压缩 ：数字 I/Q 解调器可加速计算密集型算法，可编程抽取滤波器减少数据量，降低后端处理压力；片上 RAM 存储预设配置，便于快速切换应用场景。
• 双高速接口 ：LVDS 接口适配低成本 FPGA，JESD204B 接口减少布线复杂度，两种接口可灵活选择，适配不同系统设计需求。
• 快速过载恢复 ：具备快速且稳定的过载恢复能力，保障信号采集的连续性与可靠性。

典型应用场景

主要用于医疗超声成像设备、无损检测设备、声纳成像系统及多通道高速数据采集系统，尤其适配对接口灵活性、数据处理效率有较高要求的高端超声设备。

应用设计要点

• 电源与接地 ：需为模拟部分与数字部分提供独立供电，降低串扰；关键电源引脚就近配置去耦电容，模拟地与数字地单点连接，优化接地布局。
• 阻抗匹配 ：输入衰减器需根据源阻抗（50-800 Ω）配置合适衰减值，确保信号完整性；LVDS 与 JESD204B 接口信号线需分别控制阻抗匹配（LVDS 差分 100 Ω，JESD204B 差分 100 Ω），减少传输损耗。
• 滤波与解调配置 ：根据超声应用频率选择 LPF 截止频率；数字解调器需按需求配置抽取倍数，平衡数据吞吐量与处理精度。
• 接口选择与同步 ：根据控制器类型选择 LVDS 或 JESD204B 接口，JESD204B 模式需配置子类与通道数，确保多器件同步时序一致性。