0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

AFE58JD48 12.8 GB JESD204B超声 AFE技术手册

科技绿洲 2025-11-04 09:38 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

AFE58JD48 设备是一款高度集成的模拟前端 (AFE) 解决方案,专为高级超声系统而设计。

AFE58JD48 是一款集成式 AFE,针对高级医疗超声应用进行了优化。该器件通过具有三个芯片的多芯片模块 (MCM) 实现:一个 16 通道压控放大器 (VCA) 芯片和两个 8 通道模数转换器ADC) 芯片。
*附件:afe58jd48.pdf

VCA芯片中的每个通道都可以配置为两种模式之一:时间增益补偿(TGC)模式或连续波(CW)模式。在TGC模式下,每个通道包括一个低噪声放大器(LNA)、一个压控衰减器(VCAT)、一个可编程增益放大器(PGA)和一个三阶低通滤波器(LPF)。LNA可编程增益为21 dB、18 dB或15 dB。LNA 还支持主动终止。VCAT支持0 dB至36 dB的衰减范围,并具有衰减的模拟电压控制。PGA 提供 18 dB 至 27 dB 的增益选项,步长为 3 dB。LPF截止频率可设置在10 MHz至60 MHz之间,以支持不同频率的超声应用,尤其是新兴的高频超声成像应用。在CW模式下,LNA的输出进入具有16个可选相位延迟的低功耗无源混频器,然后是带有带通滤波器的求和放大器。可以对每个模拟输入信号施加不同的相位延迟,以执行片内波束成形作。CW 混频器中的谐波滤波器抑制三次和五次谐波,以提高 CW 多普勒测量的灵敏度。

ADC芯片可配置为以16位或14位的分辨率运行。该ADC主要支持运行速度高达12.8 Gbps的JESD204B接口,并降低了高通道数系统中的电路板布线挑战。ADC的输出接口也可以设置为低压差分信号(LVDS),可以轻松与低成本的现场可编程门阵列(FPGA)连接。ADC可以以125 MSPS 16位的最大速度运行,并通过JESD204B接口发送数字化数据。当使用LVDS接口时,ADC的采样率和分辨率受到1.28 Gbps的LVDS输出速率或16位分辨率下80 MSPS的限制。在这种情况下,可以配置14位分辨率的ADC以更高的速度采样,但仍保持相同的输出数据速率。ADC设计用于随采样率缩放其功率。

该AFE58JD48还包括一个数字解调器模块。数字同相和正交 (I/Q) 解调器具有可编程抽取滤波器,可在低功耗下加速计算密集型算法

该器件还允许选择各种功率和噪声组合来优化系统性能。因此,该设备是适合由墙壁插座或电池供电的高级系统的超声 AFE 解决方案。

特性

  • 用于超声应用的 16 通道 AFE:
    • 四个可编程 TGC 设置配置文件
  • 带有源端接的低噪声放大器 (LNA):
    • 可编程增益:21 dB、18 dB 和 15 dB
    • 线性输入幅度:0.37/0.5/0.71 V聚丙烯
    • 最大输入幅度:1 Vpp
  • 压控衰减器 (VCAT):
    • 衰减范围:0 dB–36 dB
  • 可编程增益放大器 (PGA):
    • 18 dB–27 dB,步长为 3 dB
  • 三阶、10 ~ 60 MHz 低通滤波器 (LPF)
  • ADC空闲通道SNR:
    • 16位、125MSPS模式:80dBFS
    • 14位、80MSPS模式:79dBFS
  • 出色的近场信噪比:74-dBFS
  • TGC 模式JESD204B输出
    • 140 mW/通道,0.8 nV/√Hz,125 MSPS,16 位
    • 120 mW/通道,0.8 nV/√Hz,80 MSPS,16 位
    • 115 mW/通道,0.8 nV/√Hz,65 MSPS,16 位
    • 105 mW/通道,0.8 nV/√Hz,40 MSPS,16 位
  • TGC 模式 LVDS 输出
    • 120 mW/通道,0.8 nV/√Hz,80 MSPS,16 位
    • 115 mW/通道,0.8 nV/√Hz,65 MSPS,16 位
    • 150 mW/通道,0.8 nV/√Hz,125 MSPS,16 位,抽取 2,LVDS 0.5x 模式
  • CW 模式:63 mW/Ch,1.15 nV/√Hz
  • ±0.4 dB(典型值)器件间增益匹配
  • 快速一致的过载恢复
  • 连续波 (CW) 路径具有:
    • –159 dBc/Hz 1kHz 载波外的相位噪声
    • λ / 16 相位分辨率
    • 支持 16 倍和 8 倍连续时钟
    • 12 dB 抑制 3 次和 5 次谐波
  • 数字 I/Q 解调器,带数据缩减功能
    • 分数抽取滤波器 M = 1 到 63,增量为 0.25
    • 片上 RAM,具有 32 个预设配置文件
  • LVDS接口,速度高达1.28 Gbps
  • 10 Gbps JESD204B子类 0、1 和 2
    • 高达 12.8 Gbps,带 10 cm PCB 走线
    • 每个 JESD 通道 2、4 或 8 个通道

参数
image.png

方框图
image.png

AFE58JD48 是德州仪器推出的高集成度 16 通道超声模拟前端(AFE),专为高端超声系统及相关成像应用设计。

核心参数与特性

  • 通道与工作模式 :16 个通道,支持时间增益补偿(TGC)和连续波(CW)两种模式,TGC 模式含 4 种可编程配置文件。
  • 信号链性能 :低噪声放大器(LNA)增益可选 15/18/21 dB,压控衰减器(VCAT)衰减范围 0-36 dB,可编程增益放大器(PGA)增益 18-27 dB(3 dB 步进)。
  • 滤波与 ADC :3 阶低通滤波器(LPF)截止频率 10-60 MHz;ADC 支持 16 位 / 14 位分辨率,最高采样率 125 MSPS(16 位 JESD 模式),空闲通道 SNR 达 80-dBFS。
  • 接口与功耗 :兼容 JESD204B(最高 12.8 Gbps)和 LVDS(最高 1.28 Gbps)接口;TGC 模式功耗 105-150 mW / 通道,CW 模式低至 63 mW / 通道,噪声低至 0.8 nV/√Hz。
  • 核心功能 :内置数字 I/Q 解调器、分数抽取滤波器(M=1-63,步长 0.25),CW 模式支持 16/8 倍时钟、λ/16 相位分辨率,可抑制 3 次 / 5 次谐波。

应用场景

适用于医疗超声成像、高频超声成像、无损检测(NDT)、声纳 / 雷达 / LiDAR 成像设备及多通道数据采集系统。

封装与订购信息

  • 采用 15mm×15mm NFBGA-289 封装,与 AFE58JD28/18 引脚兼容。
  • 量产型号为 AFE58JD48ZAV 系列,JEDEC 托盘包装(126 片 / 盘),符合 RoHS 标准。
  • 引脚镀层为 SNAGCU,MSL 等级 3,峰值回流温度 260°C,工作温度 0°C 至 85°C。
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 模块
    +关注

    关注

    7

    文章

    2848

    浏览量

    53432
  • adc
    adc
    +关注

    关注

    100

    文章

    7945

    浏览量

    556862
  • AFE
    AFE
    +关注

    关注

    8

    文章

    338

    浏览量

    124335
  • 模数转换器
    +关注

    关注

    26

    文章

    4099

    浏览量

    130252
  • 超声系统
    +关注

    关注

    1

    文章

    46

    浏览量

    11518
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    在FPGA里面例化了8个jesd204B的ip核同步接收8块AFE芯片的信号,怎么连接设备时钟和sysref到AFE和FPGA?

    各位有人用过AFE58JD48吗,我在FPGA里面例化了8个jesd204B的ip核同步接收8块AFE芯片的信号,怎么连接设备时钟和sysref到AFE和FPGA?我看LMK0482
    发表于 11-18 07:51

    JESD204B的系统级优势

    的引脚数。因此它能获得工程师的青睐和关注也就不足为奇了,它具备如下系统级优势:更小的封装尺寸与更低的封装成本:JESD204B 不仅采用 8b10b 编码技术串行打包数据,而且还有助于支持高达
    发表于 09-18 11:29

    如何去实现JESD204B时钟?

    JESD204B数模转换器的时钟规范是什么?JESD204B数模转换器有哪些优势?如何去实现JESD204B时钟?
    发表于 05-18 06:06

    JESD204B的优势

    的青睐和关注也就不足为奇了,它具备如下系统级优势:更小的封装尺寸与更低的封装成本:JESD204B 不仅采用 8b10b 编码技术串行打包数据,而且还有助于支持高达 12.5Gbps 的数据速率。这可显著
    发表于 11-23 06:35

    JESD204B标准及演进历程

    在从事高速数据撷取设计时使用FPGA的人大概都听过新JEDEC标准「JESD204B」的名号。近期许多工程师均联络德州仪器,希望进一步了解 JESD204B 接口,包括与FPGA如何互动、JESD204B如何让他们的设计更容易执
    发表于 11-18 02:57 1.5w次阅读

    AD9675:采用JESD204B的八进制超声AFE数据表

    AD9675:采用JESD204B的八进制超声AFE数据表
    发表于 04-16 10:09 8次下载
    AD9675:采用<b class='flag-5'>JESD204B</b>的八进制<b class='flag-5'>超声</b>波<b class='flag-5'>AFE</b>数据表

    AD9671:带数字解调器的八进制超声AFEJESD204B数据表

    AD9671:带数字解调器的八进制超声AFEJESD204B数据表
    发表于 04-29 16:13 8次下载
    AD9671:带数字解调器的八进制<b class='flag-5'>超声</b>波<b class='flag-5'>AFE</b>,<b class='flag-5'>JESD204B</b>数据表

    理解JESD204B协议

    理解JESD204B协议
    发表于 11-04 09:52 5次下载
    理解<b class='flag-5'>JESD204B</b>协议

    JESD204B:适合您吗?

    JESD204B:适合您吗?
    发表于 11-07 08:07 0次下载
    <b class='flag-5'>JESD204B</b>:适合您吗?

    AFE58JD48集成模拟前端(AFE)数据表

    电子发烧友网站提供《AFE58JD48集成模拟前端(AFE)数据表.pdf》资料免费下载
    发表于 07-29 09:41 2次下载
    <b class='flag-5'>AFE58JD48</b>集成模拟前端(<b class='flag-5'>AFE</b>)数据表

    TI AFE8092 AFE8030 JESD204C配置及调试手册 Part B

    电子发烧友网站提供《TI AFE8092 AFE8030 JESD204C配置及调试手册 Part B.pdf》资料免费下载
    发表于 08-29 10:50 0次下载
    TI <b class='flag-5'>AFE</b>8092 <b class='flag-5'>AFE</b>8030 <b class='flag-5'>JESD204</b>C配置及调试<b class='flag-5'>手册</b> Part <b class='flag-5'>B</b>

    TI AFE8092 AFE8030 JESD204配置及调试手册- Part A

    电子发烧友网站提供《TI AFE8092 AFE8030 JESD204配置及调试手册- Part A.pdf》资料免费下载
    发表于 09-03 10:02 5次下载
    TI <b class='flag-5'>AFE</b>8092 <b class='flag-5'>AFE</b>8030 <b class='flag-5'>JESD204</b>配置及调试<b class='flag-5'>手册</b>- Part A

    AFE77 JESD204B 调试手册

    电子发烧友网站提供《AFE77 JESD204B 调试手册.pdf》资料免费下载
    发表于 09-11 10:25 0次下载
    <b class='flag-5'>AFE</b>77 <b class='flag-5'>JESD204B</b> 调试<b class='flag-5'>手册</b>

    AFE77xx DAC JESD204B调试

    电子发烧友网站提供《AFE77xx DAC JESD204B调试.pdf》资料免费下载
    发表于 09-27 10:17 0次下载
    <b class='flag-5'>AFE</b>77xx DAC <b class='flag-5'>JESD204B</b>调试

    JESD204B使用说明

    JESD204B IP核作为接收端时,单独使用,作为发送端时,可以单独使用,也可以配合JESD204b phy使用。 JESD204B通常配合AD或DA使用,替代LVDS,提供更高的通讯速率,抗干扰
    的头像 发表于 12-18 11:31 3061次阅读
    <b class='flag-5'>JESD204B</b>使用说明