0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

FinFet Process Flow-源漏极是怎样形成的

中科院半导体所 来源:半导体与物理 2025-01-17 11:00 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

本文介绍了FinFet Process Flow-源漏极是怎样形成的。

在FinFET制造工艺中,当完成伪栅极结构后,接下来的关键步骤是形成源漏极(Source/Drain)。这一阶段对于确保器件性能和可靠性至关重要。以下是详细的工艺流程描述,特别关注PMOS和NMOS源漏极形成的每一步及其作用。

FinFet Process Flow-Fin的形成,FinFet Process Flow-哑栅极的形成。

一、为栅极侧壁沉积

3264a200-d3f2-11ef-9310-92fbcf53809c.png

晶圆清洁与侧壁沉积

首先,在完成伪栅极结构后的晶圆上进行彻底清洁,以去除任何可能影响后续步骤的污染物。接着,沉积一层薄的侧壁(通常为氧化硅SiOx)芯片制造:薄膜工艺,这层材料作为后续侧壁间隔物的基础,并有助于保护鳍片免受直接损伤。

327ca1ac-d3f2-11ef-9310-92fbcf53809c.png

二、PMOS源漏极形成

PMOS光刻芯片制造:光刻工艺原理与流程

为了允许PMOS源漏极的形成,应用一个PMOS掩模,使得NMOS区域被光刻胶(PR)覆盖。

329013ae-d3f2-11ef-9310-92fbcf53809c.png

PMOS侧壁间隔物蚀刻与鳍片间隔物移除

在PMOS区域,通过蚀刻去除侧壁间隔物并移除鳍片上的SiO2间隔物。此步骤为后续的选择性外延生长(Selective Epitaxial Growth,芯片制造中的SiGe)做好了准备。

光刻胶剥离与晶圆清洗

完成上述蚀刻后,剥离光刻胶并清洗晶圆,以清除任何残留物质,保证接下来的生长过程不受污染。

329d08c0-d3f2-11ef-9310-92fbcf53809c.png

硅凹陷与SiGe选择性外延生长

接下来,通过蚀刻使硅表面略微凹陷,然后在这些凹陷处生长重掺杂的p型SiGe。选择性外延生长技术用于在此处形成高质量的SiGe晶体芯片制造中的SiGe,它不仅增加了PMOS器件的载流子迁移率,还提高了其性能。至此,PMOS器件的源漏极形成完毕。

32ccdde8-d3f2-11ef-9310-92fbcf53809c.png

三、NMOS源漏极形成

NMOS光刻

接下来,切换到NMOS区域,应用相应的光刻胶掩模,这次是PMOS区域被覆盖,NMOS区域暴露出来。目的是为接下来的NMOS源漏极形成做准备。

32fbb528-d3f2-11ef-9310-92fbcf53809c.png

NMOS侧壁间隔物蚀刻与鳍片间隔物移除

类似于PMOS的处理,蚀刻NMOS侧壁间隔物并移除NMOS鳍片上的间隔物。

这是为了确保接下来的n型离子注入可以准确地定位到目标位置。

331053e8-d3f2-11ef-9310-92fbcf53809c.png

n型离子注入芯片制造:离子注入工艺

执行n型离子注入以重掺杂NMOS源漏极。该步骤旨在将大量的n型杂质引入到硅中,以创建低电阻的源漏区。

3336bb78-d3f2-11ef-9310-92fbcf53809c.png

光刻胶剥离与晶圆清洗

再次剥离光刻胶并清洗晶圆,确保没有残留物质干扰接下来的退火过程。

337a769c-d3f2-11ef-9310-92fbcf53809c.png

退火芯片制造:退火工艺

最后,通过退火激活掺杂剂。退火过程可以使掺杂原子进入硅晶格的适当位置,从而优化电学特性。

3380d848-d3f2-11ef-9310-92fbcf53809c.png

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 漏极
    +关注

    关注

    0

    文章

    35

    浏览量

    11030
  • FinFET
    +关注

    关注

    12

    文章

    262

    浏览量

    92371
  • Process
    +关注

    关注

    0

    文章

    17

    浏览量

    12492

原文标题:FinFet Process Flow-源漏极形成

文章出处:【微信号:bdtdsj,微信公众号:中科院半导体所】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    SiC MOSFET 体二管特性及死区时间选择

    01SiCMOSFET的体二管及其关键特性无论是平面栅还是沟槽栅,SiCMOSFET都采用垂直导电结构,其纵向(从)的层状结构是
    的头像 发表于 04-22 17:05 312次阅读
    SiC MOSFET 体二<b class='flag-5'>极</b>管特性及死区时间选择

    使用 Neutron 运行eiq_genai_flow时输出错误怎么解决?

    将 eiq_genai_flow 与 Neutron 一起使用时,我们得到乱码的 LLM 输出(请参阅下面的输出日志) root@imx95-var-dart:/home
    发表于 04-16 08:37

    抬升技术如何拯救纳米尺度晶体管

    在芯片尺寸持续缩小的竞赛中,晶体管工程师们遇到了一道难以逾越的鸿沟:区越做越浅,接触电阻却越来越大。这就好比一根很细的吸管伸入一杯很浅的饮料中,即使饮料很多,吸管也吸不到足够的水。当沟道长度缩到
    的头像 发表于 04-10 17:08 720次阅读
    抬升<b class='flag-5'>源</b><b class='flag-5'>漏</b>技术如何拯救纳米尺度晶体管

    选型手册:VS6808DH 共双通道 N 沟道增强型功率 MOSFET 晶体管

    等领域。一、产品基本信息器件类型:共双通道N沟道增强型功率MOSFET核心参数:击穿电压(\(V_{DSS}\)):20V,适配双
    的头像 发表于 12-18 17:40 429次阅读
    选型手册:VS6808DH 共<b class='flag-5'>漏</b><b class='flag-5'>极</b>双通道 N 沟道增强型功率 MOSFET 晶体管

    NVTFWS002N04XM功率MOSFET技术解析与应用指南

    安森美 (onsemi) NVTFWS002N04XM MOSFET具有低R~DS(on)~ 和低电容,采用符合AEC-Q101标准的封装。该MOSFET具有40V-电压、11
    的头像 发表于 11-24 09:56 624次阅读
    NVTFWS002N04XM功率MOSFET技术解析与应用指南

    芯片印工装

    推广下设备看下有没有合作的可能 在陶瓷芯片封装行业,我们这款印基片除墨机堪称行业新典范,相较于市面上的同类产品,具备诸多显著优势。 在动力与吸力方面,它搭载了24V直流无刷马达,能够形成强劲的旋转
    发表于 11-17 12:08

    RDS(on)低至8.6mΩ,扬杰推出200V MOSFET Gen2.0系列

    提升稳定性、低损耗等性能。传统平面型MOSFET中,区域是横向布局的,栅极在
    的头像 发表于 07-12 00:15 3654次阅读

    CYW20704 的 UART 4 针(TX/RX/CTS/RTS)是什么形式(推拉或开路)吗?

    你知道 CYW20704 的 UART 4 针(TX/RX/CTS/RTS)是什么形式(推拉或开路)吗?
    发表于 07-04 07:34

    mos管的和栅极短接

    当MOS管的与栅极意外短接时,可能导致电路失控,产生电流暴走、静电隐形杀手等问题。因此,必须严格遵守MOS管的操作规范,避免短接事故的发生。
    的头像 发表于 06-26 09:14 2781次阅读
    mos管的<b class='flag-5'>源</b><b class='flag-5'>极</b>和栅极短接

    体硅FinFET和SOI FinFET的差异

    在半导体制造领域,晶体管结构的选择如同建筑中的地基设计,直接决定了芯片的性能上限与能效边界。当制程节点推进到22nm以下时,传统平面晶体管已无法满足需求,鳍式场效应晶体管(FinFET) 以其
    的头像 发表于 06-25 16:49 2527次阅读
    体硅<b class='flag-5'>FinFET</b>和SOI <b class='flag-5'>FinFET</b>的差异

    扩展结构概述

    归因于 SDE 深度的降低。随着 CMOS尺寸的降低,为控制短沟道效应,结深也需要相应的降低。然而,降低扩展区的深度会导致更高的电阻。这两个互相矛盾的趋势要求新的工艺技术能够在更浅的区域形成高活化和低扩散的高浓度结。
    的头像 发表于 05-27 12:01 1423次阅读
    <b class='flag-5'>源</b><b class='flag-5'>漏</b>扩展结构概述

    MAX7321 I²C端口扩展器,具有8路开路I/O技术手册

    MAX7321 2线串行接口外设具有8个开路I/O口,可选择内部上拉和瞬态检测功能。每个端口均可以配置成逻辑输入和开路输出端口。端口具有+6V过压保护,与电源电压无关。
    的头像 发表于 05-23 11:41 1100次阅读
    MAX7321 I²C端口扩展器,具有8路<b class='flag-5'>漏</b><b class='flag-5'>极</b>开路I/O技术手册

    CCG5的VBUS_C_CTRL引脚预计是开路输出,但在这种情况下,电流有多大?

    CCG5 的 VBUS_C_CTRL 引脚预计是开路输出,但在这种情况下,电流有多大?
    发表于 05-22 07:06

    FinFET与GAA结构的差异及其影响

    本文介绍了当半导体技术从FinFET转向GAA(Gate-All-Around)时工艺面临的影响。
    的头像 发表于 05-21 10:51 4351次阅读
    <b class='flag-5'>FinFET</b>与GAA结构的差异及其影响

    半导体静态参数都有哪些呢?你了解多少?

    MOSFET,当Vgs达到Vth时,沟道开始形成电流开始显著增加。 导通电阻(Ron) 导通电阻是指在晶体管完全导通时,
    的头像 发表于 05-14 10:18 1428次阅读