0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

集成电路封装关键流程:由晶圆到成品芯片

DT半导体 来源:学习那些事 2024-01-25 10:29 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

封装测试集成电路后端关键流程,不断改良呈多个细分类

封装测试为半导体产业核心环节之一,指将经过测试的晶圆加工成独立芯片的过 程,主要分为封装测试两个环节。封装是将半导体元件在基板上布局、固定及连接,并用绝缘介质封装形成芯片的过程。封装步骤有效保证芯片的散热和电信 号传输性能;测试步骤对芯片的结构完整性及电气功能进行确认。

全球集成电路封装技术共经历了五个发展阶段,不断朝小型化、I/O 数量增加、集成化方向发展。早期三种传统封装方式包括通孔插转型封装(QFN、QFP)、表面贴装型封装(SOP、SOT)、现阶段广泛采用的芯片级封装(CSP)和球栅阵列封装 (BGA)。包括倒装焊封装 (Flip Chip)、三维立体封装 (3D IC)、系统级封装 (SiP) 在内的第四/五代封装方式,被视为先进封装。

封装测试市场:与半导体产业共同发展壮大,先进封装占比提升

作为从晶圆制造到成品芯片的关键环节,随着全球半导体产业的发展,封装测试的市场规模不断扩大。据 Yole 统计和预估:2019 年全球封装测试市场规模为 675 亿美元,2022 年达到 815 亿美元, 2026 年将上升至 961 亿美元;中国大陆的封 装测试市场由 2019 年的 2350 亿元,上升至 2022 年的 2996 亿元,在短暂调整之 后 2026 年有望达到3248亿元的规模。

封装测试产业链:与上下游密切配合

集成电路封装测试行业整体位于半导体产业链的中下游,是衔接前道晶圆制造与成品芯片的关键环节。封装测试的上游包括封装测试设备,封装材料,EDA 软件,与晶圆生产等环节;下游客户则主要为芯片设计企业。

前道制造晶圆厂很少直接参与传统后道封装环节;但是随着先进封装技术的不断推广,刻蚀、沉积、光刻、键合、清洗等工艺在先进封装环节得到广泛运用,逐渐形成了中道工艺。中道工艺的精度低于同期的前道晶圆制造工艺,但显著高于传统的后道封装;由于中道制程工艺原理与前道制程工艺存在大量相通之处,台积电、三星、海力士等晶圆制造企业开始与下游封测厂商密切合作,深度介入先进封装流程。部分前道设备企业开始积极布局中道先进封装设备。

封装测试设备:存在较大国产替代空间

集成电路封装测试流程主要使用测试设备封装设备。测试设备主要包括 ATE 测试机、探针台、分选机等,负责对成品芯片的电性等指标进行检查,并筛查出不合格的芯片。国内测试设备下游客户主要包括封测企业,芯片IDM企业;2022年国内测试机市场规模为25.8亿美元。在测试设备领域, 国内已经涌现出长川科技、华峰测控、武汉精鸿、精智达、联动科技、广立微等优秀企业,模拟测试机已实现较高的国产化率;但高端测试设备市场仍然主要被爱德万、泰瑞达等美日企业掌控。

封装设备负责从裸晶圆到成品芯片的生产过程。2022 年全球(传统)封装设备市场规模为 57.8 亿美元,SEMI 预计 2023 年将回落至约 40 亿美元,2025 年有望回 升至 59.5 亿美元。相较于前道制造设备和测试设备,封装设备品类繁多,国外出 口限制措施较少,国内重视程度较弱,国产化水平较低。2021/2022 年中国大陆封 装用设备进口规模分别 216/153 亿元,存在较大国产替代空间。传统芯片封装产线 中国大陆封装设备进口金额(亿元)





审核编辑:刘清

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 集成电路
    +关注

    关注

    5464

    文章

    12686

    浏览量

    375742
  • 半导体
    +关注

    关注

    339

    文章

    31247

    浏览量

    266590
  • 晶圆
    +关注

    关注

    53

    文章

    5450

    浏览量

    132762
  • 芯片设计
    +关注

    关注

    15

    文章

    1172

    浏览量

    56780
  • QFN封装
    +关注

    关注

    0

    文章

    193

    浏览量

    17727

原文标题:集成电路封装:由晶圆到成品芯片

文章出处:【微信号:DT-Semiconductor,微信公众号:DT半导体】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    扇出型封装技术介绍

    本文主要介绍扇出型(先上芯片面朝下)封装(FOWLP)。首个关于扇出型
    的头像 发表于 04-10 09:58 1466次阅读
    扇出型<b class='flag-5'>晶</b><b class='flag-5'>圆</b>级<b class='flag-5'>封装</b>技术介绍

    划片机工作原理及操作流程详解

    划片机工作原理及操作流程详解在半导体制造后道工艺中,划片机是核心精密装备,核心功能是将完成前道光刻、刻蚀工序的整片晶
    的头像 发表于 03-26 20:40 195次阅读
    <b class='flag-5'>晶</b><b class='flag-5'>圆</b>划片机工作原理及操作<b class='flag-5'>流程</b>详解

    扇入型封装技术介绍

    扇入技术属于单芯片级或板级封装形式,常被用于制备级或面板级芯片尺寸
    的头像 发表于 03-09 16:06 685次阅读
    扇入型<b class='flag-5'>晶</b><b class='flag-5'>圆</b>级<b class='flag-5'>封装</b>技术介绍

    级扇出型封装的三大核心工艺流程

    在后摩尔时代,扇出型封装(FOWLP) 已成为实现异构集成、提升I/O密度和缩小封装尺寸的关键
    的头像 发表于 02-03 11:31 1450次阅读
    <b class='flag-5'>晶</b><b class='flag-5'>圆</b>级扇出型<b class='flag-5'>封装</b>的三大核心工艺<b class='flag-5'>流程</b>

    功率半导体封装的发展趋势

    在功率半导体封装领域,芯片规模封装技术正引领着分立功率器件向更高集成度、更低损耗及更优热性
    的头像 发表于 10-21 17:24 4464次阅读
    功率半导体<b class='flag-5'>晶</b><b class='flag-5'>圆</b>级<b class='flag-5'>封装</b>的发展趋势

    【海翔科技】玻璃 TTV 厚度对 3D 集成封装可靠性的影响评估

    一、引言 随着半导体技术向小型化、高性能化发展,3D 集成封装技术凭借其能有效提高芯片集成度、缩短信号传输距离等优势,成为行业发展的重要方向 。玻璃
    的头像 发表于 10-14 15:24 612次阅读
    【海翔科技】玻璃<b class='flag-5'>晶</b><b class='flag-5'>圆</b> TTV 厚度对 3D <b class='flag-5'>集成</b><b class='flag-5'>封装</b>可靠性的影响评估

    一文详解封装与多芯片组件

    封装(WLP)与多芯片组件(MCM)作为先进封装的“双引擎”,前者在
    的头像 发表于 10-13 10:36 2838次阅读
    一文详解<b class='flag-5'>晶</b><b class='flag-5'>圆</b>级<b class='flag-5'>封装</b>与多<b class='flag-5'>芯片</b>组件

    蚀刻扩散工艺流程

    蚀刻与扩散是半导体制造中两个关键工艺步骤,分别用于图形化蚀刻和杂质掺杂。以下是两者的工艺流程、原理及技术要点的详细介绍:一、
    的头像 发表于 07-15 15:00 2420次阅读
    <b class='flag-5'>晶</b><b class='flag-5'>圆</b>蚀刻扩散工艺<b class='flag-5'>流程</b>

    混合集成电路(HIC)芯片封装中真空回流炉的选型指南

    混合集成电路(HIC)芯片封装对工艺精度和产品质量要求极高,真空回流炉作为关键设备,其选型直接影响封装效果。本文深入探讨了在混合
    的头像 发表于 06-16 14:07 1980次阅读
    混合<b class='flag-5'>集成电路</b>(HIC)<b class='flag-5'>芯片</b><b class='flag-5'>封装</b>中真空回流炉的选型指南

    wafer厚度(THK)翘曲度(Warp)弯曲度(Bow)等数据测量的设备

    是半导体制造的核心基材,所有集成电路(IC)均构建于之上,其质量直接决定芯片性能、功耗和
    发表于 05-28 16:12

    降低 TTV 的磨片加工方法

    摘要:本文聚焦于降低 TTV(总厚度偏差)的磨片加工方法,通过对磨片设备、工艺参数的优化以及研磨抛光流程的改进,有效控制 TTV 值
    的头像 发表于 05-20 17:51 1550次阅读
    降低<b class='flag-5'>晶</b><b class='flag-5'>圆</b> TTV 的磨片加工方法

    扇出型封装技术的工艺流程

    常规IC封装需经过将与IC封装基板焊接,再将IC基板焊接至普通PCB的复杂过程。与之不同,WLP基于IC
    的头像 发表于 05-14 11:08 3125次阅读
    扇出型<b class='flag-5'>晶</b><b class='flag-5'>圆</b>级<b class='flag-5'>封装</b>技术的工艺<b class='flag-5'>流程</b>

    封装工艺中的封装技术

    我们看下一个先进封装关键概念——封装(Wafer Level Package,WLP)。
    的头像 发表于 05-14 10:32 2217次阅读
    <b class='flag-5'>封装</b>工艺中的<b class='flag-5'>晶</b><b class='flag-5'>圆</b>级<b class='flag-5'>封装</b>技术

    封装技术的概念和优劣势

    片级封装(WLP),也称为封装,是一种直接在
    的头像 发表于 05-08 15:09 3135次阅读
    <b class='flag-5'>晶</b><b class='flag-5'>圆</b>级<b class='flag-5'>封装</b>技术的概念和优劣势

    拣选测试的具体过程和核心要点

    在半导体制造流程中,拣选测试(Wafer Sort)堪称芯片从“原材料”成品”的
    的头像 发表于 04-30 15:48 6584次阅读
    <b class='flag-5'>晶</b><b class='flag-5'>圆</b>拣选测试的具体过程和核心要点